最近调试硬件防火墙，用Signal Tap抓取波形时，抓出的波形与实际偏差很大，后来才发现居然用异步时钟采样信号，这样肯定会错。用SignalTap时应注意：

1.采样时钟一定要设置好。对于普通信号，不需要用高频采样低频，本模块时钟就OK了

2.去采样时钟信号时，如果用同频采样同频时，一般采不到或者采出时钟占空比不一。所以可用高频 时钟采样低频时钟

3.一个例程中不可添加过多信号，否则会造成时序错乱，抓取出来的波形会十分混乱，笔者已经不止 一次遇到这种情况。如果想抓取很多波形，可在工程中建立多个例程，但是不要超过FPGA内部存储 区。

4.一般来说可以不设置触发条件.当然如果想抓取想要的波形必须设置触发条件。