最新博文
0
推荐 203
阅读
推荐 203
阅读
0
推荐 184
阅读
推荐 184
阅读
高速存储传输系统之数据缓存控制器设计1
数据缓存控制器主要实现了对大量突发数据的缓存、AXI4接口与AXI4-Stream接口之间的转换和NVMe命令的生成等功能。
0
推荐 233
阅读
推荐 233
阅读
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（下）
TLP读处理设计对于存储器读请求 TLP， 使用 Non-Posted 方式传输， 即在接收到读请求后， 不仅要进行处理， 还需要通过 axis_cc 总线返回 CplD， 这一过程由读处理模块执行， 读处理模块的结构如图2 所示。
0
推荐 224
阅读
推荐 224
阅读
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（中）
PCIe 应答模块设计 应答模块的具体任务是接收来自 PCIe 链路上的设备的 TLP 请求， 并响应请求。由于基于 PCIe 协议的 NVMe 数据传输只使用 PCIe 协议的存储器读请求 TLP 和存储器写请求 TLP， 应答模块分别...
0
推荐 288
阅读
推荐 288
阅读
基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（上）
PCIe 加速模块总体设计PCIe 加速模块负责处理 PCIe 事务层， 并将其与 NVMe 功能和 AXI 接口直接绑定。 PCIe 加速模块不仅承担了 TLP 与其它接口信号的转换功能， 也是降低传输延迟、增加吞吐量的核心部件。
0
推荐 200
阅读
推荐 200
阅读
基于FPGA的NVMe over PCIe逻辑加速引擎设计
该IP主要解决一些应用场合既需要满足对特定对象的大数据实时高速采集， 也需要满足对多路临床数据的收集的难点。 本IP具备通用性强，性能优越，且具备易集成和 易操作的优势。
1
推荐 1706
阅读
推荐 1706
阅读
FPGA零基础学习之Vivado-UART驱动教程
大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习...
1
推荐 3140
阅读
推荐 3140
阅读
Vivado使用进阶：读懂用好Timing Report
本篇是《Vivado使用误区与进阶》系列的最后一章，关于FPGA的时序分析。XDC 约束技巧》系列中讨论了XDC 约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务，写入 Vivado®中 的 XDC 实际...
1
推荐 1774
阅读
推荐 1774
阅读
Tcl 在 Vivado 中的应用
Xilinx © 的新一代设计套件Vivado®相比上一代产品 ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言 XDC 以及脚本语言 Tcl 的引入则成为了快速掌握 Vi...
1
推荐 2437
阅读
推荐 2437
阅读
用 TCL 定制 Vivado 设计实现流程
今天推出Xilinx已发布的《Vivado使用误区与进阶》系列：用TCL定制Vivado设计实现流程。上一篇《Tcl 在 Vivado 中的应用》介绍了 Tcl 的基本语法以及如何利 用 Tcl 在 Vivado 中定位目标。其实 Tcl ...
0
推荐 4184
阅读
推荐 4184
阅读
0
推荐 7333
阅读
推荐 7333
阅读
2020 Vivado ISE LDPC Polar Turbo JESD204 MIPI HDMI License
2020 Vivado ISE LDPC Polar Turbo JESD204 MIPI HDMI License永久使用
0
推荐 22185
阅读
推荐 22185
阅读
【硬核】FPGA进阶之路( 二) 如何将Xilinx SRIO控制器自环
最近在解决板内FPGA的SRIO与DSP的SRIO通信问题，在不确定自己的SRIO是否正常时，可以采用自环的方式进行验证。 自环有两种，一种是外部打环，一种是内部打环。l 外部打环：适用于易于飞线或者TR对接的系统（例如光纤连接的SRIO ...
0
推荐 5426
阅读
推荐 5426
阅读
用xilinx vivado HLS 实现c代码到Verilog语言转换
用xilinx vivado HLS 实现c代码到Verilog语言转换 是什么级别的 是门级的还是行为级别的 ？
0
推荐 9091
阅读
推荐 9091
阅读
vivado中从零添加时钟约束
vivado中如何从零调试添加时序约束？首先需要一个综合过的design，如果仅仅只是elabroate是不行的。然后gui中打开这个设计，reset_timing确保没有ip的约束进来，将timing 约束复位到0。然后report_cl...
