普莱斯队长

FPGA时钟域

0
阅读(1848)

派(衍)生时钟:从本质上讲就是那些不是由器件引脚或PLL直接驱动的时钟。

又有定义为

派生是只pll倍频或者分频出来的,衍生是指你自己逻辑分频出来的时钟

定义很乱这里

行波时钟:ripple clock由任何寄存器驱动的时钟,常见的是利用计数器进行时钟分频产生的时钟或状态机输出产生的时钟。即当前一级的时序逻辑的输出备用做下一级时序逻辑的时钟输入。

门控时钟:任何由非寄存器逻辑功能驱动的时钟。这类可以降低功耗,但是多余的逻辑容易因竞争产生不希望的毛刺。

始终经过反向产生的时钟

时钟经过缓存后生成的时钟

时钟经过使能信号控制生成的时钟

通过时钟多路选择器输出的时钟

时钟输出到FPGA外部后反馈回来的时钟

衍生时钟

触发器翻转生成的时钟

行波计数器生成的时钟(级联这级输出为下级时钟)

同步计数器生成的时钟

PLL输出的时钟


Baidu
map