安德鲁

[笔记].一种位操作方法.[C]

清零某位例A&=~(1<<1)将第1位清零A0011~(1<<1)1101A&=~(1<<1)0001置一某位例A!=(1<<3)将第3位置一A00111<<31000A!=(1<<3)1011参考AVR等MCU的位操作方法

[链接].VGA信号时序.[VGA]

[链接].FPGA学习资源.[FPGA]

Alterahttp://www.altera.com.cn/Xilinxhttp://china.xilinx.com/Actelhttp://www.actel.com/intl/china/Latticehttp://www.latticesemi.com.cn/AlteraForumhttp://www.alteraforum.com/ECE5760http://instruct1.cit.cornell.edu/Courses/ece57

[转载].安富莱TFT例程中采用的画线算法-Bresenham画线算法.[C][LCD]

[转载].教你在12864上打点(基于ST7920控制器).[C][C51][LCD]

[视频].Altera eTraining:SignalTap II 逻辑分析仪的使用.[SignalTap]

[视频].Altera eTraining:使用Nios II处理器.[Nios II]

引子以前看的时候,就觉得蛮好;近日再仔细看,收获依然颇丰。特推荐给大家一起看看。AlteraeTraining使用NiosII处理器目的

[笔记].怎样使用Debussy+ModelSim快速查看前仿真波形.[Debussy][ModelSim][Verilog]

引子:ModelSim是HDL仿真软件,Debussy是波形查看软件;搭配使用,相当爽。此处所谓快速查看前仿真波形仅为抛砖引玉,大家不要拘泥于此。两款软件的功能都很强大,请自行研究。注:本篇博文的软件环境为:Debussy5.3v9+ModelsimSE6.5配置篇1安装、和谐软件。略。2

[备份].整型的1024倍正余弦查找表.[C]

01//ThisisaintegerSINlookuptable02//Valuesare(SIN(x)*1024)03shortint_sin_array[360]={040,17,35,53,71,89,107,124,142,160,05177,195,212,230,247,265,282,299,316,333,06350,366,383,400,416,432,448,464,

[笔记].独立按键消抖的改进.[Verilog]

引子先前的[笔记].一种独立键盘消抖的Verilog写法.[Verilog]是针对4个按键写的。今天我略为改动下,改成参数化,已验证,非常好用。代码key_debounce.v01modulekey_debounce02#(parameterKEY_WIDTH=4)03(04input

[文档].Nios II Flash Programmer用户指南.[Nios II]

简要目录Ch1NiosIIFlash编程器概要Ch2使用Flash编程器的图形界面Ch3在命令行中使用Flash编程器附录A非标准Flash存储器附录B支持的Flash存储设备附录C单机模式附录D故障诊断概要在Flash编程界面,启动灰色按钮“NoNiosIIprocessorsavailable”错误“NoCFI

[笔记].Nios II 软核性能基准.[Nios II]

一些表格表1NiosII处理器系统的最大时钟频率(tMAX)(MHz)表2NiosII处理器系统的MIPS(每秒钟一百万个指令)表3在不同设备家族上的NiosII处理器系统的MIPS/MHz比表4NiosII处理器核和外设的逻辑元件使用率——StratixIV、StratixIII、St

[转载].关注电子工程师的身体健康与职业规划.[水文]

转kokoro(沈洁)哥的博文:http://blog.pchome.net/article/269023.html转者注:写得太好了;无论对硬件还是软件从业人员,都具有巨大的指导意义。关注电子工程师的身体健康与职业规划图片中右边这位是著名的it企业华为的员工胡新宇,这位年轻的电子科技大

[转载].让没有晶振的生活成为可能——UFM.[CPLD]

转韩彬老弟的博文:http://www.cnblogs.com/crazybingo/archive/2010/05/14/1735338.html一、简介传闻说CPLD有个缺陷,就是内部没有存储模块,所以不能对RAM,ROM等操作,但其实,CPLD内部有8192bits的UFM—UsrFlashMemory,很容易就可以实现RAM、ROM的功能,能满

[原创].基于SyntaxHighlighter的Verilog HDL高亮组件.[Verilog]

引子一直在用PreCodeSnppnet在LiverWriter中处理代码高亮;用起来蛮方便的。但是没有我喜欢的VerilogHDL的高亮。今天我在loydsen的启发下,决定写个基于SyntaxHighlighter的VerilogHDL组件,其实很简单。目前还在整理期间,一些关键字和函数还没有加入,还请各位长辈、
Baidu
map