[转载].图解SDRAM工作流程：仓库物语（高手进阶，终极内存技术指南——完整/进阶版）.[Memory]
转自：http://blog.chinaunix.net/u2/70445/showart_717648.html货物基地（主板）连接着物资（数据）的供求方。基地的货物调度厂房（北桥芯片）掌管着若干个用于临时供货/生产与存储的仓库基地（P-Bank），它们通常隶属于某一仓储集团（DIMM），这种基地与调度厂
发表于 2010/6/23 21:46:10
阅读（1847）
[转载].SDRAM学习笔记.[Memory]
转自：http://www.52rd.com/Blog/Detail_RD.Blog_wangxg97_6873.html1.SDRAM的burstmodeSDRAM是一种命令型动作的设备，就算读写资料只有一个也要先下命令才可以用，为了增加工作效率，就产生了一种传送一个命令，写多个数据的模式，这就是burstmode。burstmode是
发表于 2010/6/23 21:41:41
阅读（1776）
[笔记].痛哉！！！Error: Can't access JTAG chain, Error: Operation failed.[JTAG]
痛心不已呀！
发表于 2010/6/22 14:32:19
阅读（3261）
[笔记].Nios II 9.1的sys/alt_irq.h与之前版本的区别.[C][Nios II]
引子以前版本的sys/alt_irq.h，我在这里就不多说了；此处仅浅析9.1版本的增强版的sys/alt_irq.h。浅析1增强版的API表1增强版的HAL中断的API2先前的HAL中断APIalt_irq_register()alt_irq_disable()alt_irq_enable()alt_irq_disable_all()alt_irq_enable_all(
发表于 2010/6/22 14:24:03
阅读（2556）
[原创].怎样在有限状态机中延时.[FSM][Verilog]
本文借一小例，来示范在FSM中如何延时。案例（1）fsm_with_delay_demo.v001modulefsm_with_delay_demo(002inputCLOCK_50,003inputRST_N,004005out
发表于 2010/6/21 21:15:50
阅读（3236）
[笔记].ILI9320 i-80总线时序.[LCD]
发表于 2010/6/21 21:13:24
阅读（3025）
[笔记].怎样给μC/OS-II的任务传递参数.[C][μC/OS-II]
发表于 2010/6/21 15:19:41
阅读（2283）
[转载].基于Nios II的DMA传输.[Memory][Nios II]
发表于 2010/6/21 15:12:16
阅读（2726）
[转载].SSRAM、SDRAM和Flash简要介绍.[Memory]
转CalmBright兄的博文：http://www.cnblogs.com/CalmBright/archive/2009/07/19/1526569.htmlAbstract在用NIosII调试sdram遇到了其容量计算的问题，现介绍如下Introduction问题1：什么是DRAM、SRAM、SDRAM？答：名词解释如下DRAM--------动态随即存取器，需要不断
发表于 2010/6/19 15:31:53
阅读（2153）
[原创].怎样在Nios II上跑μC/OS-II.[Quartus II][SOPC Builder][Nios II][μC/OS-II]
硬件：艾米电子EP2C8FPGA-Nios开发板板载8MBSDRAM和EPCS4软件：QII+NIISBTE9.1SP1一硬件部分：构建SOPC平台1新建QII工程及其他（1）新建QII工程图1-1新建QII工程（2）选择器件图1-2选择器件（3）其他设置图1-3将不用管脚设置为三态输入图1-4将AS配置
发表于 2010/6/19 15:26:27
阅读（2519）
[翻译].Avalon接口规范——Ch 3 Avalon-MM接口.[Avalon]
Ch3Avalon-MM接口3.1导言Avalon存储映射（Avalon-MM）接口被用在属于存储映射系统的主端或从端组件的读写接口中。这些组件包括微处理器、存储器、URAT以及定时器等，并带有使用系统互连结构连接的主端和从端。Avaon-MM接口所能描述的组件种类非常之广，从支持简单
发表于 2010/6/19 15:15:38
阅读（5491）
[翻译].Avalon接口规范——Ch 2 时钟接口.[Avalon]
Ch2时钟接口时钟接口被用作来说明组件所使用的时钟和复位信号。典型的组件有一个或多个时钟输入；很少有时钟输出。锁相环（PLL）是一个既包括时钟输入和时钟输出的组件范例。图2-1简单描述一个PLL组件的最主要的输入和输出。图2-1PLL核的时钟输出和输入2.1
发表于 2010/6/18 11:15:43
阅读（2510）
[翻译].Avalon接口规范——Ch 1 导言.[Avalon]
Ch1导言Avalon接口的简化系统设计，使得FPGA组件可以方便地被连接。Avalon接口家族定义的接口既可用于高速的流传输，也可用于存储映射。这些标准的接口被设计加入到SOPCBuilder和MegaWizardPlug-InManager中，并成为其可用组件。也可以将这些标准化的接口用在自定
发表于 2010/6/18 11:08:53
阅读（3411）
[文档].Avalon接口规范.[Avalon]
Ch1导言1.1Avalon属性及参数1.2信号类型1.3接口时序1.4相关文档Ch2时钟接口2.1时钟输入（Sink）2.1.1属性2.1.2信号类型2.1.3associatedClock接口2.2时钟输出（Source）2.2.1属性2.2.2信号类型Ch3Avalon-MM接口3.1导言3.2从端
发表于 2010/6/18 11:03:44
阅读（2220）
[笔记].怎样让Nios II软核在SRAM上运行.[Nios II][Memory]
例如：256k*16bit的ISSIIS61LV25616AL-10TL方法：下载ALtera提供的IP，选择DE1选项，即可使用（不一定要在DE1上，其他板子上带此类SRAM也可）。下载：6008785986273.zip附加说明：ftp://ftp.altera.com/up/pub/University_Program_IP_Cores/90/此路径内还有一些免
发表于 2010/6/17 11:01:08
阅读（2210）
