《FPGA那些事儿--TimeQuest静态时序分析》之读后感（中篇）
以下内容是我个人在反复阅读《FPGA那些事儿--TimeQuest静态时序分析》之后的一点理解，所有的截图都是截自原文。写这篇文章的目的有如下几点：1、向akuei2致敬，表明我们大家都很关注他的文章，望再接再厉多出精品，造福我们这些“小白”，嘿嘿。2、发表一些自己的看法
发表于 2014/2/24 11:35:31
阅读（4601）
《FPGA那些事儿--TimeQuest静态时序分析》之读后感（上篇）
关注《FPGA那些事儿--TimeQuest静态时序分析》这本笔记也快一年了，虽然之前并不叫这个名字，呵呵。之前就是觉得写的好，但是其中还是有很多不明所以的地方。上周完成了USB通讯之后，对时序有了一些新的认识，以前一直把Verilog当
发表于 2014/2/21 10:50:39
阅读（3770）
