【verilog】循环与计数
在verilog的世界里，循环与计数有着“暧昧的”关系。不知道，读者有没有这种感觉——明明我想循环10次，结果怎么才9（却有11）次？？明明我想延时10个时钟，为什么只有9（却有11）？？这种不确定感觉，也曾经一度困扰这笔者，今天我们就让“循环”和“计数
发表于 2014/7/31 9:03:50
阅读（3383）
【VIP之旅】FPGA的“特权”流水操作，初步理解
moduletest_Pipelining(inputCLK,inputRSTn,outputreg[7:0]result);reg[7:0]x,y;reg[3:0]i;always@(posedgeCLKornegedgeRSTn)if(!RSTn)beginx<=8'd0;y<=8'd0;i<=4'd0;endelsecase(i)0:beginx<=8'd1;y<=8'd1;i<=i+1'b1;end1:beginx<=8'd2;y<=8'd
发表于 2014/6/16 11:52:03
阅读（3464）
【笔记】Verilog 的`include用法详解
最近在看彬哥的程序，看到彬哥把`include用的很酷，还有看xzy610030博客说道，华为FPGA面试居然也问道了`include的用法，这里就总结一下。引用彬哥的一句话，不总结的人生等于白活～～话说Verilog的`include和C语言的include用法是一样一样的，要说区别可能就在于
发表于 2014/5/16 10:31:18
阅读（9515）
【红色飓风Nano二代测评】插补绘图之钢炼纹章
上次通过按键画一些横平竖直的线，感觉不太爽。这次想通过插补（而不是按键）画一些有趣的图形。画些什么呢，我的思绪一下飘到了大学时代，在那个暑假，白天和大家在实验室备战电子竞赛，晚上就会回到寝室和达子一起看钢炼，回忆起那段时间，真是充实而美好。好吧，这次
发表于 2014/4/29 8:21:42
阅读（2614）
【红色飓风Nano二代测评】教你如何编写带FIFO的LCD接口
桓公出品，转载请注明出处http://blog.chinaaet.com/songhuangong之前写的一些博客，为这篇博客的诞生，打下了基础。这篇文章，主要贴出完整的代码。所以想详细的了解所有的步骤，可能需要复习下我之前的博客。【技术分享】Verilog打造TFT接口1介绍了LCD驱动芯片
发表于 2014/4/22 9:05:28
阅读（4386）
Verilog打造除法器驱动数码管（下）
上次讲到了如何利用自制的除法器，来驱动数码管的基本方法，这次让他支持负数显示，并让其“动起来”做一个“倒计时器”。先把模块的层次图贴出来：“除法器模块”不变，源代码在《Verilog打造除法
发表于 2014/1/17 14:31:14
阅读（2327）
【技术分享】Verilog打造除法器驱动数码管（上）
记得很久以前，用单片机玩数码管的时候，我们用“%”和“/”将一个长长的数字一一分离出来逐个显示在数码管上。如今已不玩单片机很多年，想用Verilog打造一个数码管接口，用来实时显示一个“较长的”数字。比如前段时间，和一个学长“比赛”看谁用到较少的逻辑先驱动DS1
发表于 2014/1/13 17:57:28
阅读（3218）
【学习】Verilog新写法及其疑问
Verilog新写法及其疑问说是新写法，其实也不新了。说来惭愧，我也是最近听了一节阿东的公开课，才知道Verilog有95语法和01语法之分，关于这一点其实软件是可以设置的，如下图。新版的都是默认01语法，当然它是向下兼容的，写成95的形式，编译是不会报错的。一开始
发表于 2013/12/4 20:08:31
阅读（2436）
[原创]从RTL视图到Verilog语言
从RTL视图到Verilog语言曾经听过某位大牛都说：“当你的学习FPGA到一个境界的时候，你看到的硬件描述语言，将不再是单纯的语言，而是由一个个逻辑门组成的电路图，一旦达到这个境界，方能把代码写到极致！”笔者是多么希望达到这种境界啊～～，可这种境界给笔者的感觉是
发表于 2013/11/12 11:55:46
阅读（4079）
[原创]关于FPGA（verilog）电平检测模块的易错点分析
regF1,F2;//F2PreviousState,F1CurrentStatealways@(posedgeCLKornegedgeRSTn)if(!RSTn)beginF1<=1'b0;//（注意复位时F1;F2都是等于0的!）F2<=1'b0;endelsebeginF1<=A;F2<=F1;endwireAup=F1&!F2;wireAdown=F2&!F1;这个模块可以用来检测
发表于 2013/11/7 10:58:04
阅读（2011）
[原创]Verilog中的有符号计算之认知补码
Verilog中的有符号计数，一般是自己定义的而不是像C语言之类的定义一个有符号变量就好了。所以，要想在FPGA的世界里随心所欲的进行有符号运算，必须先对补码有一个很好的认知，然后再注意Verilog中编程的几个特性，两者缺一不可。对补码初步的认识：1、正数的补码与源码
发表于 2013/11/7 10:54:23
阅读（3171）
