MiZ702学习笔记4——熟悉EDK从纯PS开始
上次笔记中,我们利用vivado新建了一个工程，仅仅用到了zynq的PL部分，也就是FPGA的部分，点亮了一个流水灯。这次我们我们就单单玩玩PS部分，也就是ARM部分，熟悉下这部分的开发流程。创建工程的过程和上一篇笔记是一样的，这次我们首先创建一个Block文件，用于放置IP。
发表于 2015/6/30 10:49:02
阅读（4304）
【arm学习】我的第一个裸板程序
初学ARM感觉写个裸板程序还真的不容易，可能是没有用到ADS，keil之类的开发平台的缘故吧。编译，链接过程在linux平台上完成，这样学起来更有实感，还能顺便熟悉linux环境，以及命令，何乐而不为呢？为此得准备一些必要的基础知识，前几篇博客总结一些汇编的指令，以及ma
发表于 2014/11/26 11:51:05
阅读（3611）
[vivado]SDK那些事儿——初试
前言：笔者在cuter的一步步指导之下，完成的。虽然字是笔者自己码的。但是基本每一个步骤都是在cuter的帮助下完成的。所以如果，您读了这篇文章，觉得有帮助。那么请将票投给cuter。http://blog.chinaaet.com/detail/3
发表于 2014/9/11 20:27:13
阅读（29222）
【转载】EZ-USB FX2LP，CY7C68013A学习笔记[1]
/*****************************************这个是大神Craftor的文章，想开始开发USB的童鞋，先看看这篇文章绝对没错～～******************************************/声明：本文由Craftor原创，首发于craftor.cnblogs.com，转载请保留此处。关键字：CypressEZ-USBFX2L
发表于 2014/5/9 10:33:55
阅读（4209）
【红色飓风Nano二代测评】插补绘图之钢炼纹章
上次通过按键画一些横平竖直的线，感觉不太爽。这次想通过插补（而不是按键）画一些有趣的图形。画些什么呢，我的思绪一下飘到了大学时代，在那个暑假，白天和大家在实验室备战电子竞赛，晚上就会回到寝室和达子一起看钢炼，回忆起那段时间，真是充实而美好。好吧，这次
发表于 2014/4/29 8:21:42
阅读（2614）
【红色飓风Nano二代测评】FIFO易错点时序分析
一直想写一篇关于FIFO的文章，这次为了给LCD(TFT)打造接口，必须添加FIFO。从而对Xilinx的FIFO进行了时序测试，发现和Altera的FIFO用法和时序基本是一样的。在读FIFO时候，有一个错误是很容易忽略的。就是没有将FIFO“读空”。可能你会觉得这怎
发表于 2014/4/20 9:53:25
阅读（7398）
【红色飓风Nano二代测评】私人定制——为Nano2打造显示平台
要搭建一个数控平台，但是没有显示部分是不行的。Nano2有专门配套的LCD模块，链接如下：http://www.fpgadev.com/shop_view.asp?id=65但是作为穷苦吊丝的我看不懂他价格，不明白为虾米LCD模块竟然跟Nano2开发板的价格相差无几，所以我决定
发表于 2014/4/13 10:58:59
阅读（2443）
【红色飓风Nano二代测评】Verilog实现直线插补
既然要用Nano2打造一个数控平台，那么插补就是必不可少的，那么我们就从“插补”开始。首先，任意一条直线都是X和Y分量组成的，而我们的X，Y分量是有两个步进电机控制的。如上图所示，原点O和点A构成直线。想象一下，现在我们的XY平台已经搭建好了。平台的控制端
发表于 2014/4/8 14:18:51
阅读（5297）
【红色飓风Nano二代测评】LED测试 + ISim仿真
首先，我想实现一个从左往右的流水灯，并且一直往复下去。上代码：moduleled(inputCLK,inputRSTn,outputreg[7:0]LED);reg[19:0]C0;always@(posedgeCLKornegedgeRSTn)if(!RSTn)beginLED<=8'b0000_0001;C0<=20'h0;endelsebeginif(C0==20'hfffff)beginC0
发表于 2014/4/3 22:50:07
阅读（2436）
专业英语学习之无限更新
突然有了一个想法，想把自己看过的一些英文文档，其中觉得有意思的句子，片段，用得多的词汇以博客的形式积累下来，正所谓活到老，学得到老，所以这篇博也将无限的更新下去。说明一下，宋桓公专攻FPGA，也会写写上位机驱动，
发表于 2014/4/3 10:23:45
阅读（2367）
【红色飓风Nano二代测评】开启xilinx之旅
玩Altera也快两年了，对于Xilinx一直都在远处观望。话说AET的动作真的很大，入住半年真的是受益非浅。这次，让一直在远处观望的我，踏上了Xilinx之路。很快我买了一个Xilinx下载器，和一本名叫《XilinxFPGA开发实用教程》，下载ISE，为板子的到
发表于 2014/4/1 23:34:32
阅读（5300）
『转载』WinDriver开发
最近在搞PCI，FPGA软核部分，目前已经可以被识别了，现在想搞搞上位机，看到一篇关于WinDriver开发的好文章，又忍不住转载了～～转载：http://hi.baidu.com/rocking2807/item/35c3595d076f3f3f32e0a91a&nb
发表于 2014/4/1 15:32:55
阅读（2065）
inout仿真终极方案
仿真inout确实是个麻烦事，同一个端口，既要写TestBeach输入激励信号，又要观察输出的响应信号。但是往往，就看到了自己的输入激励，而看不到响应信号，今天就通过一个例子，提出一个简单的仿真方案。首先，建模部分如下：1:moduleinout_test2:
发表于 2014/3/27 10:03:44
阅读（3474）
【技术分享】谈谈verilog例化
昨天在altera的一篇官方文档上看到一段程序，代码如下：1://Top-levelmodule2:moduleTEST_NO(A,B,Clock,Reset,Sel,AddSub,Z,Overflow);3:parametern=16;4:input[n-1:0]A,B;5:inputClock,Reset,Sel,AddSub;6:output[n-1:0]Z;7:outputOverflow;8:regSelR,AddSubR,Overflow
发表于 2014/2/20 9:42:27
阅读（5851）
Verilog打造除法器驱动数码管（下）
上次讲到了如何利用自制的除法器，来驱动数码管的基本方法，这次让他支持负数显示，并让其“动起来”做一个“倒计时器”。先把模块的层次图贴出来：“除法器模块”不变，源代码在《Verilog打造除法
发表于 2014/1/17 14:31:14
阅读（2327）
