今天上完课把昨天的内容继续向前看，第五章写的是“4位计数器的实际与仿真”验证，在教学中验证实验比较好讲，相对简单，学生也喜欢做，完全不用动脑筋，直接按照流程操作完成就可以，作者的这一章，我想是希望通过一个简单的案例完成一个系统实现的全过程，让大家有一个初步的了解，设计的非常棒。

在这一步，作者首先介绍了Verilog HDL的思想，且基于Quartus II 13.0 与Moderlsim-Alter 10.0d对应的平台，前提介绍的很清楚，通过实际的案例来说明系统的设计方案，可以作为一个很重要的参考。

第二部分介绍了FPGA/CPLD的开发流程。通过扼要的描述说明了开发的6个步骤，这当然是FPGA的设计精髓，没有仿真没有验证的设计，无法保证系统的稳定性，谁也不能保证电路的稳定性，在FPGA开发中，正确的思路是“由顶层到地层”的设计框架，然后开展每一个子模块的设计，掌握这些思路后，在FPGA的大型项目中，能够更好的管理整个仿真系统，让开发变得简单。

第三部分介绍第五章的核心，基于Quartus II13.0的4为计数器设计流程，首先是Quartus II工程的创建问题，通过实际的案例说明了如何创建一个工程，这个过程非常熟悉，只要按照要求完成就好了，然后介绍了4位计数器的逻辑电路的设计，每一个模块的代码都进行了说明， 非常具有代表性，然后又介绍了Quartus II的编译流程和工程设置分析，尤其要指出的是作者把每一种错误及警告的原因都描写的非常清晰，让人一目了然，然后有介绍了输出淫叫负载电容的设计及SDC时序约束文件，对软件的设计过程进行了讲解，最后介绍了一个常用方法Quartus II RTL电路的查阅，用平和的语言介绍了非常专业的知识。

第四部分介绍了基于Moderlsim-Alter 10.0d的4位计数器仿真验证流程，分析了FPGA设计的各种仿真概念分析，以及Moderlsim的版本介绍，这个非常直观，给出了大体的设计流程，及Testbench激励文件的编写方法，然后展开了Modelsim波形的仿真与分析，到这一步，感觉非常有成就感了，终于见到波形了，呵呵。

第五部分又对设计的思路的验证与总结进行了说明，干干娓娓道来，真正的高手吧。