前段时间参加了一个FPGA的培训班，跟老师交流了一些FPGA开发的思想，今天写出来与大家一起共勉。

在FPGA开发中最重要的一个因素就是层次化设计的思想，掌握了这个思想，相信对有一定基础的童鞋来说，会如虎添翼，总体来说这中思想如下图：

层次化设计的优点主要有：

1、设计的可读性

包括易于理解设计的功能和数据流、易于调试

2、易于部分设计的重用性，这一点很重要，相当于具有了面向对象的思想。

如何让你的设计更具有可读性呢？

我认为这其中也是有技巧的，主要包括：

在层次的模块化设计中主要要包括如下的思想：

1、块之间进行局部数据流。

2、块之间的布线最小化。

那么为什么在PPGA的设计中采用同步化的思想呢？

主要原因是：

1、同步设计的电路更加可靠。因为事件通过具有明确间隔的时间的时钟边缘来触发

2、上一级的逻辑单元的输出由整个时钟周期的时间触发传送个下一级

3、在相同的时钟周期内，数据到达时间之间的偏差时可以容忍的。

在同步设计时注意注意以下四个方面：

1、时钟偏差

2、时钟延迟

3、全局时钟

4、DLL和PLL

可以用如下图来说明:

可见层次化设计的重要性，希望我们都能在设计中有意无意之间拥有这种能力，会让你的设计有不一样的感觉。