snifer

[转]种基于动态阈值NMOS的1.2V CMOS模拟乘法器

0
阅读(4167)

随着便携式电子产品的不断发展,以及各国对节能的严格要求,低功耗集成电路及电子系统已经成为技术发展的方向之一,而低电源电压是实现低功耗最直接有效的方法,其中CMOS模拟集成电路的低压低功耗设计是实现低压低功耗集成电路的难点。模拟乘法器作为模拟电路中最基本的电路之一,在自适应滤波器、频率倍增器、各种调制解调器等电子系统中具有广泛的应用。传统的模拟乘法器—般采用Gilbert结构实现,由于电源到地的通路上至少有3~4个晶体管,没有办法实现低压低功耗,必须采用新的电路结构实现。

采用动态阈值NMOS晶体管作为两路输入信号的输入晶体管,节省了输入晶体管和偏置晶体管的数目,实现了低压低功耗的目的。文中首先对动态阈值NMOS晶体管的特性进行了系统分析,包括跨导、频率特性等,再提出了一种基于动态阈值NMOS晶体管的1.2 V CMOS模拟乘法器,并进行了性能分析,采用Hspice进行了各种参数的仿真,对仿真结果进行了比较分析和讨论。

1 动态阈值NMOS晶体管

本文所提出的动态阈值NMOS晶体管的工艺基础是传统标准双阱CMOS工艺或P阱CMOS工艺,其特点是两个输入信号同时加到NMOS的栅极(G)和衬底(B)端,即输入电压为VGS和VBS,不需要引入特殊的工艺步骤。当NMOS的VBS=0时,就是常用的准恒定阈值电压增强型NMOS晶体管,如果VGS和VBS同时在变化,而VBS的变化直接会影响VTH(N)变化。式(1)是当VGS一定时,NMOS阈值电压VTH(N)与VBS的关系,表明当VBS增大时,VTH(N)会随之减小,所以动态阈值是实现CMOS模拟电路低压化的理想技术之一。

公式

其中,VTH0(N)是VBS=0时的NMOS阈值电压,φF为表面电动势,γ为体效应因子。

当动态阈值NMOS晶体管满足VDS≥VGS-VTH(N)时,即晶体管工作在饱和区,IDS与VGS、VBS之间的关系如式(2)所示。

公式

基于CSMC 0.6 μm DPDM CMOS工艺的BSIM3V3 Spice模型,采用Hspice进行仿真,以验证动态阈值NMOS晶体管的V-I特性。图1为不同VBS条件下的VDS~IDS关系曲线VGS=1.2 V,自下而上5条曲线所对应的VBS分别为0 V、0.3 V、0.6 V、0.9 V和1.2 V,表明在相同VDS条件下IDS随着VBS的不断增大而增大。图2为不同VGS条件下的VBS~IDS关系曲线VDS=1.2 V,自下而上7条曲线所对应的VGS分别为0 V、0.2 V、0.4 V、0.6 V、0.8 V、1.0 V和1.2 V,其中VGS为0 V、0.2 V、0.4 V的3条曲线由于IDS数值太小,已与横坐标几乎重合,图2表明在相同VBS条件下IDS随着VGS的不断增大而增大。

不同VBS条件下的VDS~IDS关系曲线

在相同VBS条件下IDS随着VGS的不断增大而增大

将式(2)分别对VBS和VGS求偏导,即可以得到

公式

由于体效应因子γ的值较小,所以gmbs

当VBS=VGS时,也就是NMOS晶体管的栅极和衬底端短接在一起,同时作为同一个信号的输入端,此时对VBS求偏导,即可以得到

公式

所以动态阈值NMOS晶体管的跨导是随着VBS和VGS的变化而变化的,数值要 gmbs。

当动态阈值NMOS的VGS固定时,则可以看作衬底驱动NMOS,其特征频率为

公式

其中,η=gmbs/gm,VBS=0时的典型值为0.2~0.4,Cb,是P阱与源端间的电容,而Cbsub是P阱与N衬底间的电容。在3 μm CMOS工艺下,当衬底驱动MOSFET工作于饱和区时,式(5)可近似为

公式

随着CMOS工艺的发展,如果Gox增加S倍,而Cbsub只增加了S1/2倍,阱和衬底的掺杂浓度提高了S倍,则式(6)变为

公式

在标准深亚微米CMOS工艺中,衬底驱动NMOS的截止频率也不会比栅驱动NMOS的截止频率小很多,而动态阈值NMOS的截止频率则在衬底驱动NMOS的截止频率和栅驱动NMOS的截止频率之间,所以动态阈值NMOS不会牺牲太多的频率特性。

栅驱动NMOS与动态阈值NMOS的沟道噪声电流相似,如果把沟道噪声电流归因于输入,则动态阈值和栅驱动下的增益因子有所不同。同时,动态阈值NMOS的阱电阻也会造成额外的热噪声。动态阈值NMOS的均方根噪声电压为

公式

其中,N为交叉NMOS结构中栅的个数;Rgi为第i个栅沟道的有效串联阱电阻;Rgi为第i个栅的栅与金属间电阻。

式(8)中前两项为动态阈值NMOS由衬底端引起的白噪声和闪烁噪声,后两项描述了由阱与金属间、栅与金属间电阻所引起的白噪声。由于后两项有N-2系数,因此可以利用交叉CMOS结构即一个MOSFET采用多个栅来降低栅电阻所产生的噪声影响。为将衬底端所引起的噪声最小化,动态阈值NMOS的版图应该多用阱接触,而且接触应该尽量接近每个栅,以最小化衬底端电阻的噪声影响。

2 低压低功耗CMOS模拟乘法器

基于提出的动态阈值NMOS晶体管,对传统的Gilbert CMOS模拟乘法器进行了改进,提出如图3所示的低压低功耗CMOS模拟乘法器电路,其中负载电阻ReqA和ReqB是采用PMOS有源电阻实现,其电阻值约为200~100 000 Ω,主要考虑两个负载电阻的匹配性,文中等效电阻值约为50 kΩ。4个动态阈值NMOS晶体管M1~M4为模拟乘法器的核心部分,两路差分输入信号VinA和VinB的同相、反相信号分别从4个动态阈值NMOS的栅极和衬底端输入,即M1,和M4的栅极作为VinA+的输入端,M1和M2的衬底端则作为VinB+输入端,M2和M3的栅极作为VinA-的输入端,M3和M4的衬底端作为VinB-的输入端。采用动态阈值NMOS的最大优势是大大减小了传统模拟乘法器的晶体管个数,与传统的Gilbert模拟乘法器比较,晶体管个数有传统的7个NMOS晶体管减少为4个NMOS,从电源到地电压之间的饱和NMOS由传统3个Gilbert模拟乘法器的减少为1个,从而大大降低对电源电压的要求,并实现低功耗。

由于动态阈值NMOS晶体管M1~M4均满足VDS≥VGS-VTH(N),即M1~M4均工作在饱和区,但是必须考虑gmbs的影响。图3所示的低压低功耗CMOS模拟乘法器的等效小信号等效电路如图4所示,条件是栅驱动信号VinA+和VinA-是暂时固定的,其中只表示了M1和M2晶体管,此时动态阈值NMOS的跨导为gmbs,而实际的动态阈值NMOS会>gmbs。由图4,也可以直接获得M3和M4的小信号等效电路。联立M1~M4的等效电路可知,文中低压CMOS模拟乘法器的最小转换增益如式(9)所示,即实际转换增益大于式(9)。由图4所示的小信号等效电路,文中低压CMOS模拟乘法器的最小频带宽度如式(5)所示。

公式

低压低功耗CMOS模拟乘法器

低压低功耗CMOS模拟乘法器的等效小信号等效电路

3 设计结果与讨论

基于CSMC 0.6 μm DPDM CMOS工艺的BSIM3V3 Spice模型,采用Hspice对图3所示的低压CMOS模拟乘法器进行了仿真。图5为1.2 V电源电压条件下的模拟乘法器的时域特性,输入信号VinA的频率为5 MHz,信号峰峰值为1.0 V,而输入信号VinB的频率为100 MHz,信号峰峰值为0.5 V,输出信号Vout的峰峰值为0.35 V。为分析输出信号Vout的谐波特性,直接对图5中的Vout曲线直接进行快速傅里叶变换,获得如图6所示的谐波特性曲线,一次谐波和三次谐波的差值为40 dB,表明了低压CMOS模拟乘法器具有优秀的线性度。图7为低压CMOS模拟乘法器的频率特性,输出信号的频带宽度为375 MHz,如果用于RF混频器,则IF带宽为375 MHz。1.2 V CMOS模拟乘法器的平均电源电流约30 μA,即动态功耗约为36 μW,证实了低功耗特性。

1.2 V电源电压条件下的模拟乘法器的时域特性

谐波特性曲线

低压CMOS模拟乘法器的频率特性

文献基于0.35μm CMOS工艺,提出一种1.5 V CMOS模拟乘法器,输出信号带宽为719 MHz,动态功耗为47μW,即电源电流约为31μA,晶体管个数为6,且需要额外的偏置电路。文献的偏置电路功耗大于CMOS模拟乘法器本身的功耗。在1.5V电源电压条件下约为70μA。与文献的仿真设计结果比较,文中输出信号带宽小于文献的带宽,主要是由于0.6 μm CMOS工艺限制。文中模拟乘法器的功耗要小于文献,并不需要额外的偏置电路,设计方便。

4 结束语

采用动态阈值NMOS晶体管作为两路输入信号的输入晶体管,采用4个动态阈值NMOS和2个有源电阻实现了一种低压低功耗CMOS模拟乘法器电路,节省了输入晶体管数目,节省了偏置晶体管和偏置电路,实现低压低功耗的目的。基于CSMC 0.6 μm DPDM CMOS工艺,1.2 V模拟乘法器的输入信号VinA的频率为5 MHz,信号峰峰值为1.0 V,而输入信号VinB的频率为100 MHz,信号峰峰值为0.5 V,则输出信号Vout的峰峰值为0.35 V,一次谐波和三次谐波的差值为40 dB。1.2 V模拟乘法器输出信号的频带宽度为375 MHz,平均电源电流约为30 μA,即动态功耗约为36μW,能直接应用于低功耗通信集成电路的设计。

Baidu
map