[修改转帖]AD9460调试与总结
0赞
发表于 2011/8/12 18:43:37
阅读（2586）
看看这篇文章，边看边学，首先大体介绍一下项目，这个一个是关于GPS信号抗干扰的项目，先从天线端（7根天线）传出7路高频信号，经过降频变成中频信号，然后需要经过AD变成数字的形式，进入FPGA中做算法处理。如图所示：
根据项目需要，对照AD芯片的主要技术指标：分辨率，转换时间，输出数字编码方式等等，我们选择了AD9460作为我们项目的AD芯片。因为算法要对7路信号进行处理，只有保证同步，算法才有意义，所以我们使用一片FPGA为7个AD提供时钟。在PCB布线上，为了保证同步，我们需要让每一路时钟线从FPGA到AD的距离同样长。
下面是其中一路AD9460的原理图，其他6路使用同样的原理图：
有几个比较重要的配置管脚需要做一下说明：3脚OUTPUT MODE，它控制电平输出格式是CMOS格式还是LVDS格式，可根据需要进行选择。4脚DFS,它控制编码格式是2的补码还是偏移二进制码。7脚SENSE，它控制着参照电压值，一般选择接地。另外该芯片的时钟，和模拟输入都要求使用差分信号，这个可以使用变压器去产生，具体电路请参考电路图。
当板子拿到后，如何验证该AD模块是可以正常工作，第一步，要确认电源是正确的。第二步，给AD上时钟和信号源，用示波器去观察是不是满足差分信号，频率和幅值是不是在规格书的要求范围以内。第三步，用示波器去观察第7脚，观察幅值和纹波情况，如不理想可在旁边外接10uf左右的电容，（幅值应该在1.7V）。第四步，观察68脚的时钟频率是不是和输入时钟频率一致，以及输出波形是否稳定。第五步，使用信号源给AD一个固定的电平，根据编码方式，计算出对应的二进制代码，再用示波器测量输出数据口和时钟口，观察是不是和计算一致。低位可能会有不同，可能是输入电平波动造成的。
很棒
