Happy Holidays from ModelSim & Questa
很有创意，就是不知道各个部门是怎么划分的，似乎和宇宙学有关。如果我们单位也能搞这样一幅“贺年片”该多好！
发表于 2010/4/28 9:46:54
阅读（1471）
参观徐悲鸿纪念馆有感
“艺术小美赏心悦目，艺术大美动人心魄”。这是今天参观徐悲鸿纪念馆时学到的一句话，也是我今天最深刻的体会。徐悲鸿纪念馆分为上下两层，一层展出徐悲鸿先生的国画作品，二层主要展出他的西画作品。在一层的第一和第二
发表于 2010/4/28 9:45:03
阅读（2169）
Avalon- Microsequencer简单汇编工具开发成功
开发成功已经有一周了，才腾出时间来写篇日志。上周五晚上的这个时间，还在为如何屏蔽无效位、如何自动生成屏蔽操作的掩码在伤脑筋；周六一大早起来，把梦中想好的两条组合命令实现了；接下来，又实现了代码段起始地址的自动获取和汇编语言文件的编译
发表于 2010/4/28 9:43:04
阅读（2206）
PATA硬盘接口的设备端UDMA协议实现要点分析
一年前费了好大的力气才用FPGA实现了PATA硬盘接口UDMA协议的设备端功能，现在需要把这一接口电路移植到新的项目中。借此机会把以前混乱的思路整理一下。整理了当初设计时考虑到和后期调试中发现的几个设计难点，罗列如下。随着我对这些难点的逐一分析
发表于 2010/4/27 17:03:14
阅读（3373）
由avan的一幅图想到的...
昨天在avan的博客上看到了一幅硬盘读盘失败的故障树，由于我现在的工作与硬盘关系很大，今天早上又细看了一遍。这一看可不得了，引发我把最近的许多思考都联系了起来。本想回复在avan的博客上，可是越写篇幅越大，还是放到自家博客上来吧。原图转载如
发表于 2010/4/27 16:59:04
阅读（1901）
FSM的时序优化——输出逻辑同步和响应速度
一、“x段式”描述的由来。考虑了时序优化的FSM的描述由两部分组成：状态寄存器及其更新逻辑和输出寄存器及其更新逻辑。如果把寄存器和更新逻辑分开描述，一个FSM可以最多采用四段代码进行描述：状态寄存器现态赋值（时序逻辑）状态寄存器
发表于 2010/4/27 16:53:00
阅读（2349）
在Quartus II中快速更新FPGA片上存储器初始值的一种方法
最近在调试中遇到了这样一个问题：一组参数预先存储在FPGA的片上存储器内；在系统运行过程中部分参数会被读出，修改后写回；为了调试，需要经常变换参数的初始化值。实现存储器中数值的初始化比较容易，在生成RAM模块时指定一个初始化文件（.hex或.mi
发表于 2010/4/27 16:49:41
阅读（2514）
StateCAD——简介和使用心得
什么是StateCAD？StateCAD是XilinxISE中集成的一款FSM状态图输入和验证工具。StateCAD原本是VisualSoftwareSolutions公司的主打产品，1994年底发布了2.0版本，那时还不支持VerilogHDL。Xilinx最初（2000.8）通过EDAALLianceSTARter项目在FoundationISE版本和WebPACKISE
发表于 2010/4/27 16:48:05
阅读（3236）
FSM的几种“口味”
FSM是什么？FSM就是Finite（有限）State（状态）机（Machine）的缩写。（之所以中英文混写，是为了强调学懂FSM的原理是根本，刻意去采用“几段式”的写法并不重要）FSM的“口味”，说的是FSM的种类和编辑方式，以及由此带来的不
发表于 2010/4/27 16:28:59
阅读（3687）
学习SystemVerilog（二）——学习它的理由
学习SystemVerilog的理由也很多，我在阅读SystemVerilogforDesign和SystemVerilogforVerification两本书前言的过程中，总结出了SystemVerilog在以下几个方面对Verilog的增强：更清晰、准确、简洁的硬件描述能力——Design。在上一篇关于学
发表于 2010/4/27 16:24:19
阅读（18021）
学习SystemVerilog（一）——不学习它的理由
想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本SystemVerilog方面的书：《SVA应用指南》，《SystemVerilog验证方法学》和《高级验证方法学》，但是难成系统。第一本只给
发表于 2010/4/27 16:22:27
阅读（31711）
学习Tcl（五）——纠正自己一个错误的概念
在《学习Tcl（续三）》中我给出了一个在String和Binary类型之间转换的程序。编写这一程序的目的是为了区分Tcl中使用这两种数据类型时的差异，并且通过编写程序的方式提供一个实际的应用方法。但是这个程序是错误的，程序中提到的String和Binary类型刚
发表于 2010/4/27 16:18:14
阅读（38641）
Digilog：数字工程师心中的模拟概念
今天在EETimes上读到一篇CustomIntegratedCircuitConference(CICC)的报道，其中的一个观点很令我警醒：Oneoftheobservationsmadeduringthequestionandanswerperiodwasthat,unfortunately,theunintendedconsequenceoftheintroductionofHardwareDescriptionLanguages(HDL)
发表于 2010/4/27 16:13:52
阅读（22645）
FPGA技术实践文章汇总
发表于 2010/4/27 15:48:46
阅读（3338）
嵌入式系统原理文章汇总
MonApr12201017:34:34GMT+0800(ChinaStandardTime)Asystem-orientedapproachtoboard-levelpowermanagementMonApr12201017:31:56GMT+0800(ChinaStandardTime)PRODUCTHOW-TO:Howself-timingvoltagedetectioncanimproveLCDTVpowersupplyefficiencyFriMar26201010:21:49GMT+
发表于 2010/4/27 15:43:05
阅读（2209）
