虽然FPGA的I/O时序是可以在一定范围内调整的，但是在PCB制板的过程中也要给以充分的考虑。当前的设计整体上没有问题，就是在个别关键点上 出了问题，导致FPGA调试和整个系统的时序收敛很困难。

PCB要充分考虑时序、要考虑FPGA专用引脚的使用、要考虑FPGA的功能扩展。

FPGA要在PCB稳定的基础上对I/O时序进行准确的布局、时序和端接约束。

谁都短不了出个错，FPGA出错好改，PCB出错或者是考虑不周就要拖上半个月。所以，最好是FPGA工程师参与PCB设计，甚至在设计前期就参与 PCB的连通性和时序验证方案的计划工作。FPGA工程师一定要给出详尽的专用引脚需求，不能指望PCB工程师面面俱到。