《SystemVerilog验证方法学》中文版首发式
0赞昨天上午去参观了Synopsys春季技术研讨会的开幕式。由于工作原因，听完了开幕式，拿到了讲座文稿就匆匆回到班上了。
在开幕式上，有一项特殊的内容：VMM for SystemVerilog中译本的首发式。VMM就是Verification Methodology Manual。会上见到了夏宇闻老先生和该书中译本的翻译工作者。
以50元的价格拿到了这本定价58元的书，估算了一下和china-pub上购买差不多。当时心情还是有点激动的，毕竟是在首发式上拿到了这么“新”的技术，感觉就像是站到了这个领域的前沿一般。
其实，这本书的英文版2年前就出版了，日文版的也早就有了，国内现在才出了第一版，连影印版的都没有。在这个领域，我们的差距不小啊。
联想起半月前买到一本《SVA应用指南》中文版时也曾有过这种激动的心情，但激动过后则是反思。
这两本书我在两年前刚刚工作时就听说了，当时在网络上查不到电子版的；所里的图书馆倒是有，可惜借不出，只能工作时间阅览。直到现在，我还没能一窥 SystemVerilog的真容，只是一直在做各种迎接它到来的准备。两年了，我一直“为自己不会SystemVerilog而苦恼”，却迟迟不肯学习可以随便下载的SystemVerilog3.1a文档（见附件）。
联想起半月前和一个来北京出差的大学同学谈起验证工具和语言，他一年前就开始使用SystemVerilog了。入门得益于Mentor Graphics的用户培训，真正掌握语言的精华还是靠他自己苦学SystemVerilog的IEEE文档。客观条件上的差距另当别论，主观努力上的差距着实让我羞愧。
亡羊补牢，奋起直追还来得及。
特别推荐一下，VMM for SystemVerilog中译本很快就上市了，建议大家买一本看看。全名是《SystemVerilog 验证方法学》。
相关链接：Accellera Technical Committee Activities riple
A Practical Guide for SystemVerilog Assertions riple
Synopsys Donates Proven VMM Methodology Library and Applications to AccelleraFinally, they are both open.
附件
