riple

Stay Hungry, Stay Foolish.

如何分析FPGA的片上资源使用情况

在维护遗留代码(4)——时序问题初露端倪这篇文章中,我提到“第三方开发的设计中,组合逻辑与时序逻辑的比例为2.6:1”,这是造成该设计时序收敛困难的原因之一。mengyudn朋友很细心,对这个数据的来历产生了疑问。下面我就简单地介绍一下如何分析

DSE—Design Space Explorer,FPGA后端设计自动化

All the Altera Cookbooks

Altera开始喜欢上了Cookbook。AdvancedSynthesisCookbook:ADesignGuideforStratixII,StratixIII,andStratixIVDevicesMay2007AN470:BestPracticesforIncrementalCompilationPartitionsandFloorplanAssignmentsDec2007EmbeddedDesignHandbookMar2008Qua

Quartus II中图形与HDL输入法混用时,文件的保存原则

授人以渔——Altera网站上的电子教程

记得在读研究生时,曾经在Altera的网站上下载了几个电子教程,对我帮助很大。后来在学习使用一些新功能时也下载了几个。前些天在Altera网站上搜索VirtualJTAG的资料时,发现电子教程的内容丰富了很多。在上图中,Instructor-LedTraining是收费的,而且受到地域限

手工改变Quartus II软件的编译速度

QuartusII的编译速度一直是个问题:太慢!尤其在进行FPGA调试时,加入SignalTAPII后编译时间明显延长,一次就要15分钟(对我当前的机器配置和设计来说)。使用QuartusII快5年了,这是一个很深刻的体会,也带来几个好处。1.我在等待编译结果时不得不翻翻书、看看文档,由

在Quartus II中快速更新FPGA片上存储器初始值的一种方法

最近在调试中遇到了这样一个问题:一组参数预先存储在FPGA的片上存储器内;在系统运行过程中部分参数会被读出,修改后写回;为了调试,需要经常变换参数的初始化值。实现存储器中数值的初始化比较容易,在生成RAM模块时指定一个初始化文件(.hex或.mi

Magafunction的用法

LPM的来历

QuartusII命令行操作--如何建立可移植的工程

使用Altera公司PLD器件的朋友对QuartusII的GUI界面操作已经很熟悉了,对于这个集成开发环境的强大功能也有了体会。可是不知大家有没有这样的经历,在自己机器上编译得很好的工程,到了别的机器上就编译不过去了,更危险的是编译通过了,下载后却有问题。这种问题在使用

QuartusII设置的管理--如何备份和转移设置内容

由于PLD器件的复杂性,EDA工具的功能和操作也相应的复杂起来。以QuartusII为例,每一个单独的功能和操作都对应着多个设置选项。通常可以选择缺省项,但是针对具体的应用环境,往往需要设置个性化的配置。在QuartusII的使用过程中,经常会遇到需要备份或转移某个工程的设

QuartusII文件的管理--如何建立一个最小工程

QuartusII是一款功能强大的EDA软件。在这个集成开发环境中,PLD使用者可以完成编辑、编译、仿真、综合、布局布线、时序分析、生成编程文件、编程等全套PLD开发流程。QuartusII以工程(Project)为单位管理文件。保证了设计文件的独立性和完整性。由于QuartusII功
Baidu
map