riple

Stay Hungry, Stay Foolish.

Follow your dream, Sunrisers...

Followyourdream.Takeonestepatatimeanddontsettleforless,Justcontinuetoclimb.Followyourdream.Ifyoustumble,dontstopandlosesightofyourgoal,Presstothetop.Foronlyontopcanweseethewholeview,Canweseewhatwevedoneandwhatwecando;Canwethenhavethevisiontoseeksomet

Hardware-Assisted IEEE1588 Implementation Analysis

06/18/1111:00:05PM最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步的精度,需要硬件的辅助。多家芯片厂商已经提供具备IEEE1588-2008硬件辅助功能的MAC芯片(Nation

ISE工程文件的管理--如何建立一个最小工程

最近由于维护一个老项目的需要,我在研究ISE工程文件的文件类型和管理。从版本控制服务器检出这个工程,花费了几十分钟的时间,传输了近4000个文件,占用了4GB的硬盘空间。这个项目在最初备份的时候,并没有区分哪些文件是创建工程的原始文件,哪些是

如何在Ubuntu 10.04下安装ScriptSim

ScriptSim通过PLI建立了Verilog与Python的连接,使得用户可以用Python脚本语言创建仿真模型。这些仿真模型利用Python的各种特性,实现复杂的用户交互,使仿真过程的可控性和可视性得到提高。在IC芯片或FPGA开发的后期,这些仿真模型和测试用例可以重用于板级测试和调试

Learning OVPsim and ModelSim Co-simulation

ThuJun30201019:47:40GMT+0800(CST)AfterIdownloadedthelatest20100528.0release,IrantheOVPsimexamplesandrecompiledtheexamples.Alicenseisrequiredtoruntherecompiledexamples!Alicenseisalsorequiredtorunthepre-compileddemosforARMandMIP

面朝大海,春暖花开

面朝大海,春暖花开作者:海子从明天起,做一个幸福的人喂马、劈柴,周游世界从明天起,关心粮食和蔬菜我有一所房子,面朝大海,春暖花开从明天起,和每一个亲人通信告诉他们我的幸福那幸福的闪电告诉我的我将告诉每一个人给每一条河每一座山取一个温暖的名字陌生人,我

Learning the Altera Avalon Verification IP Suite

HereisthedescriptionoftheAvalonVIPSuiteandtheadvantagesofusingit.TheAvalonVerificationIPSuiteprovidesbusfunctionalmodels(BFMs)tosimulatethebehaviorofAvalonMemory-Mapped(Avalon-MM)masterandslaveinterfacesandAvalonStreaming(Avalon-ST)sourceandsinkinter

维护遗留代码(9)——尊重原代码,尊重原作者

第三方提供的代码,经过了两个多月的时序调整,最终达到了时序收敛的目标,小范围功能修改前后两次编译之间的功能不稳定现象消失了。我这一系列的文章也暂时告一段落。现在,这组代码还在维护中,旧的bug还在逐个解决,新的功能正在稳步地添加。

维护遗留代码(8)——当riple遇到ripple(行波时钟)

在补充完整了时序例外约束,排除了虚假时序违规报告之后,设计中的绝大部分时钟都得到了收敛。但是,仍然有部分关键时钟不能收敛,时序余量总的负值很大。二进制文件下载后,时序不收敛路径对应的功能不能在设计要求的频率下正常运行,选用较低的频率后运行正常。这表明

维护遗留代码(7)——必不可少的引脚时序约束(内空)

待续

维护遗留代码(6)——缺少例外的约束就是“过约束“(内空)

待续

回顾Virtual JTAG在一个项目中的成功应用

这些天在回顾两年前做的一个产品。得益于当时每天都写下的几行工作记录,这个产品的开发过程我还能回忆起来。在这个产品开发的各个阶段,VirtualJTAG和Tcl都发挥了重要作用。投入几天的时间开发一个小工具,在完成后就能持续

摘抄一组SATA转接卡异常问题的调试记录

昨天回顾了一下两年前离职时保存的工作日志,读到其中一段调试工作的记录时,仿佛又亲历了三年前那段艰辛的调试经历。解决这个问题用了近两个月的时间,一个个假设被提出来,相应的解决方案又被进一步的测试否定。到了调试后期,大老板每天都要询问两到三次工作进展,压

学习Rate-Matching在高速串行通信协议中的应用

ThuFeb25201008:37:42GMT+0800(ChinaStandardTime)昨天的收获——捕获到了GigabitEthernet的/I2/有序集。配置了GXB的IPcore,配置了8b10b编解码的IPcore。把这两个IPcore提供的仿真模型连接到了TSE的仿真环境中,

学习Altera一款IP core的Testbench——Triple Speed Ethernet

几年前就想着要从QuartusII提供的各种开放资源中“偷”学点什么,可惜总是浅尝辄止,没能坚持下来。一方面是自己懒,缺乏动力;另一方面是没能想到一种有效地记录学习过程、总结学习成果的方法。由于没有合适的学习方法,面对稍微复杂和冗长的代码,往往是学
Baidu
map