此篇宗旨：因为还写了一篇文章叫《Ricky版FPGA常见问题(FAQ)》，内容相近却不同，难免混淆。此篇仅写一些Xilinx提供的一些不引人注意却又有用的小工具和某个工具的属性。

1、coe文件模板
经常会不知道coe文件怎么写，怎么生成，语法怎么回事。原来在%Xilinx%/coregen/data目录下，有coe文件模板，各种作用下的模板，比如DA FIR, BlockRAM等等

2、控制XST插入buffer的方法
1、用buffer_type约束。具体使用方法在XST User Guide
2、手动插入BUFG，然后设置允许使用BUFG的数量，那么手动插入的将拥有高优先级而先占用了BUFG。

3、同时更改所有IO管脚的电平标准
要更改所有IO Pin的IO Standard，可以打开PACE，选择所有管脚（通过shift或ctrl键多选），按右键，Create Constraints，然后自己选需要的吧：）

4、子模块的网表分别存在多个目录怎么办
当子模块以网表形式提供时，NgdBuilder (Translate)会搜索工程目录下的edn, ngc等网表文件。
如果存在子目录中，在Translate属性中的Macro Search Path填写目录名。
如果有多个子目录，不是在Macro Search Path中填写多个目录名，而要在下面一条填写其他Translate option的地方写上 -sd -sd 。每个-sd后只能写一个目录名。这一点在dev.pdf中提到。

5、Timing Analyzer中的Tioop之类的delay type的图形解释？
Tioop之类的延时信息首先是在Datasheet中有详细定义。一般在DC and Switching Characteristics章节中。Datasheet会列出定义以及各个速度等级的延时。
另外在ISE的安装目录doc\usenglish\help\delay_types中还有图形化的解释，只不过不是所有器件都有。

6、xps_archiver 打包用于重建工程的文件
http://www.rickysu.com/bo/post/202/

[2009.01.26]
7. ISE Text Editor有自动完成功能
按Ctrl+Enter可以自动完成关键词和信号名