AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
qjfun
4层PCB
JTAG隔离方案,开始画了一个2层板,初次画犯了好多错--过孔直接打在焊盘下;过孔径过小,一般过孔径要大于走线宽度;讨论之后决定改为4层板,设置电源层和地层,对于电源和地连线可直接进行打孔,减少走线,方便布局。因为隔离器件,左右两部分电源需隔开,隔离之前部分
PCB
Allegro
发表于 2014/4/12 15:32:13
阅读(2441)
«
1
»
作者
qjfun
关注
文章:18 篇
阅读:36738 次
所有分类
默认(18)
所有标签
FPGA
SPI
LCD
Verilog
Allegro
PCB
回顾
parameter
ipcore
sick
阅读排行
FPGA与DSP的SPI通信
EMIFA接口
JTAG隔离
FPGA的LCD显示菜单
求助帖:两个单独FPGA程序和一起运行出错?
4层PCB
fifo的verilog实现
VHDL学习
wishbone bus共享
Allegro中元器件封装制作方法与步骤
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map