qjfun

FPGA与DSP的SPI通信

最近在调试FPGA与DSP通信,使用SPI;基本的SPI时序,以及操作都没有问题,现在的问题是:此SPI通信协议包含的数据类型有150个,如,温度、压力、错误、警告等等;&nb

求助帖:两个单独FPGA程序和一起运行出错???

两个单独的FPGA程序:程序A和程序B,开始单独编写,在基本功能调试完成之后将其合并在一起,但就是合并在一起之后运行就不正常了。并且,若将程序A源文件加入到程序中进行综合编译,则程序A无法运行;若将程序B源文件加入到程序中进行综合编译,则程序B无法运行;基于此

EMIFA接口

EMIFA为DSP芯片与众多外部设备之间提供一种连接方式,最常见的用途就是同时连接FLASH和SDRAM,同时可实现DSP与FPGA之间的高速连接。此处,在FPGA内部实现EMIFA接口主从通信,即:主机模块通过EMIFA接口对从机模块(EMIFA接口对外)进行配置或通信。从机接口定义EMIFA接

基于FPGA的SPI串口之二

SPI的另一个Verilog程序,此设计,加入fifo用以缓存发送或接收数据,同时,master与slave的transferregister通过mosi和miso相连,形成环路,此设计更符合SPI协议wfempty-->发送fifo空信号bit&nbs

基于FPGA的SPI

spi最早由motorola提出是一个种duplex、synchronous、serial通信方式主要管脚信号:mosi:masteroutput,slaveinputmiso:masterinput,slaveoutputsclk:serialclockss_n:selectsignal两个关键控制位CPOL----SPIClock

如何用FPGA实现显示菜单级?

网上能找到关于显示菜单级的资源,都是基于单片机或者是用软核实现的,而未检索到基于FPGA硬件,不需软核实现的菜单级,当然,基于软核有其优点,但,在此想实现一个基于FPGA硬件描述语言的菜单级工程,说白了,就是用verilog或VHDL实现,而不用C语言实现,实现功能的同

wishbone bus共享

wishbonebus多主机单从机共享wishbonebus参阅:http://blog.csdn.net/column/details/ce123-wishbone.html实现两个主设备通过共享wishbone总线访问单个从设备。modulewb_2m_1s(//WISHBONEcommonwb_clk_i,wb_rst_i,//WISHBONEMASTER1m1_wb_adr_i,m1_wb_sel_i,m1_wb_we_i,

FPGA程序设计想法

通过写LCD程序,虽然程序还在完善之中,我觉得设计FPGA程序,重要的是:状态机+代码风格良好的状态机奠定了程序的基础,功能强壮,可移植性,可扩展性均取决于它,而清晰的代码风格有助于代码维护,优化资

FPGA的LCD显示菜单2

接上篇后面对流程进行了修改:需显示参数->SPI给DSP发送数据请求->返回数据->保存->数据转换(如48位MAC地址数据,转换为12个16进制码)->显示菜单栏目->动态显示数据数据修改流程:(如从机地址8bit数据0

FPGA的LCD显示菜单

硬件结构:FPGA(AlteraEP4CE10)+字库芯片(GT21)+LCD显示芯片(st7565,128X32)输入端口:按键(4个)+SPI接口(与DSP通信)LE资源:总共10000逻辑单元(LE),其他功能模块占去4500LE,剩余皆用于LCD显示LCD基本驱动参考《Verilog_HDL_那些事儿》,较为详细,可读性
Baidu
map