之前答应木易师姐要来写一篇短文介绍一下3D-IC的，但是由于最近事情太多，时间太紧。也只能写一点算一点了。

什么叫3D-IC技术？目前的所谓3D-IC目前有两个混乱的叫法。一个其实是指的用封装技术，另一个指的是晶体管制造技术。晶体管制造技术准确的说法应该是fin-FET，有鱼鳍的晶体管。这个以后再表，今天主要简单谈谈3D封装技术。

说到3D，先要从SiP说起。也许大家比较熟悉SoC，但不一定能个熟悉SiP。什么叫SiP是System in Package的缩写。与SoC不同的是，SiP并不是追求把单个系统做到一个硅片（Chip）上面，而是追求把一个系统封装到一个Package里面。那这和SoC相比有什么优势或者不足呢？

优势显而易见，如果要靠单个硅片来实现系统，所面临的问题就是必须采用同样的工艺，也就是加工方法来实现各种电路。长期以来大家方法都习惯了CMOS工艺，而且CMOS工艺确实也是加工数字系统的主流工艺。但仅仅有CMOS就足够了么？很显然是不够的。高速模拟电路，RF电路很多都还得靠别的工艺，更不要说传感器和MEMS之类的混合了微机械和别的什么工艺的。很长一段时间，为了追求SoC。模拟、RF设计的工程师不断的想各种方法在CMOS的工艺上去设计、改进电路。CMOS工艺的进步对数字电路虽然是有利的，但却让模拟、RF的设计难度不断的加大，SoC越来越“不现实”。

而SiP的出现一定程度上解决这个问题，不再要求所有的系统都在一个chip里面做完，而是分别在不同的chip上用不同的工艺做，但是呢却将其装到一个package里面去。对使用芯片的人来说，这就是一个芯片，至于里面装了几个Chip，这个其实不需要关心。这样就可以选择合适的工艺做合适的chip，而不必一直死憋着去做RF-CMOS或者。

SiP分为很多种，在这里不详细的重复了。以前的SiP封装说到底还是在修“平房”或者二层小楼。说白了还是在一个基板上面把若干个chip连接起来，本质上和多个芯片在一个电路板上连是一个道理，只是把这个电路板做到芯片的package里面去了而已。这样虽然比在板子上面连多个芯片来说面积少了不少。但其实可靠性问题却比较小难以解决。其原因是这样二维平铺的去封装芯片，意味着不同的chip之间的连线往往要走长连线。长连线必然带来传输速率下降，传输功耗增加，可靠性降低。

于是有人想到了一个办法，修“楼房”，就是把chip叠起来放。chip和chip之间通过一种叫TSV的玩意连起来。这样信号就可以通过很短的路径在两个不同的chip之间传输，性能明显上升，功耗会下降。目前已经有比较成功的3D-IC是把多个chip堆叠起来。包括处理器、RF、电源管理、MEMS传感器等。这在以前是不可想象的。

3D-IC虽然现在已经从实验室走向了工业应用，但是有一个核心的问题没有解决——散热。我们知道散热早就成了芯片的一大难题，从最开始的加散热片，到现在的加风扇，更有发烧友用液氮冷却之类的。那还是在平面chip上面。大家知道，热传导有很多方式，其中比较重要的就是热对流的方式。一般而言，热的空气会比较轻而向上升。那么两个chip叠起来会怎么样呢？当然就是下面的热往上面跑，但是上面也很热。最后就没法对流了，于是热就集中在那里了。

到目前为止，如何解决3D芯片的散热仍然是一个值得研究的课题，还有无数的研究者在这个坑里面灌水。当然，也包括在下。哈哈。