mdykj33

基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明德扬资料

篮球倒计时工程说明本项目包含2个按键和4位数码管显示,要求共同实现一个篮球24秒的倒计时,并具有暂停和重新计数复位的功能。案例补充说明与单片机等实现模式相比,FPGA倒计时系统大大简化,整体性能和可靠性得到提高。在篮球24秒倒计时的模块架构...

FPGA-Verilog学习之红外接收解码_红外接收源码_明德扬资料

红外接收解码工程说明本案例实现了编码格式为“引导码+地址码+数据码+数据反码”的红外发送数据进行接收和解码,并将收到的数据显示到七段译码器上。案例补充说明在实际的产品设计或业余电子制作中,编码芯片并一定能完成要求的功能,这时就需要了解所使用...

按键消抖的原理和基于fpga的消抖设计_明德扬资料

按键消抖工程说明在系统设计中,消除按键抖动的方法五花八门,无论是硬件电路和软件设计都十分成熟。在本项目中,我们将用Verilog语言给出具体实现过程,设计一个程序来检查键值,有效滤除按键抖动区间20 ms的毛刺脉冲。 案例补充说明在本案例中...

基于FPGA的VGA显示矩形框_VGA接口设计_VGA信号处理_明德扬资料

至简设计法--VGA_显示矩形.rar

FFT至简设计法实现法_FFT算法_蝶形运算_fpga

DIT-FFT至简设计实现法1、 DIT-FFT算法的基本原理有限长序列的N点DFT定义为:,式中。DFT在实际应用中很重要,但是如果直接按DFT变换进行计算,当序列长度N很大时,计算量会非常大,所需时间也很长,因此常用的是DFT的一种...

Verilog 编写的基于VGA的动画图像显示_fpga的VGA接口设计_明德扬资料

vga_显示动画.rar

SDRAM_至简设计法纯逻辑实现

纯逻辑实现SDARM控制器工程说明本项目展示如何用“至简设计法”设计SDARM,具体功能要求如下:1)读写仲裁机制:当同时出现读写请求时,如果上次执行了读操作,则此次执行写操作;如果上一次执行了写操作,则此次执行读操作。如果不是同时出现读写...

FTR滤波器_滤波器原理_有限脉冲响应滤波器_明德扬fpga

FIR滤波器工程说明本案例设计了一个15阶的低通线性相位FIR滤波器,采用布莱克曼窗函数设计,截止频率为500HZ,采样频率为2000HZ;实现全串行结构的滤波器;采用具有白噪声特性的输入信号,以及由200HZ及800HZ单点频信号叠加的输...

EEPROM接口的FPGA实现_fpga资料_明德扬至简设计法

EEPROM_FPGA明德扬至简设计法实现.rar

用至简设计法进行PWM流水灯设计

脉冲宽度调制(pulse width modelation)简称PWM,利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用在从测量、通信到功率控制与变换的许多领域中脉冲宽度调制是利用微处理器的数字输出来对模拟电路进行控...

【潘文明至简设计法系列教程】D触发器、波形、代码

在学习verilog之前,我们先学习一下D触发器以及它的代码。FPGA的设计基础是数字电路,因此很多同学会认为我们要先学好数字电路之后,才学习FPGA。但是,数字电路教材的内容很多.例如:JK触发器、RS触发器、真值表、卡诺图等。但是,这里...

基于ALTERA实现的8位verilog加法器

明德扬至简设计法设计的8位加法器

明德扬至简设计法设计的IP核加法器

明德扬至简设计法设计的IP核加法器,在Quartus II 和ISE中都有加法器的IP core,可以完成无符号数和有符号数的加、减法,支持有符号数的补码、原码操作及无符号数的加、减操作,引入了最佳流水线操作,可以方便的为用户生成有效的加法...

基于ALTERA实现的8位串行乘法器

明德扬至简设计法设计的8位串行乘法器,利用左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的N次方的累积和。

基于ALTERA实现的4位流水线乘法器

明德扬至简设计法设计的4位流水线乘法器,比串行乘法器速度快很多。
Baidu
map