本案例：明德扬首创全新FPGA设计技巧--至简设计法，教你如何一步一步去完成一个复杂电路的设计，里面很多有实用技巧，熟练运用这些技巧，有助于你写出非常优秀的FPGA设计代码。非常简洁易读，欢迎比较。

一、功能描述

用Verilog HDL来描述加法器是相当容易的，只需要把运算表达式写出来即可，本案例用加法运算符实现了8位加法器的功能。

二、平台效果图

仿真效果图

三、实现过程

输入输出信号列表如下：

只需将运算表达式写出了即可：

{cout,sum} <= a + b;

以此实现了8位加法器的功能。

代码资料下载：http://pan.baidu.com/s/1hs0wfZI