如何学习FPGA
转载自：http://m.blog.csdn.net/article/details?id=44626989一、入门首先要掌握HDL（HDL=verilog+VHDL）。 第一句话是：还没学数电的先学数电。然后你可以选择veri...
发表于 2017/4/19 15:17:26
阅读（2401）
使用Vivado HLS实现OpenCV的开发流程
转载自：http://www.chinaaet.com/article/217492 本文通过对OpenCV中图像类型和函数处理方法的介绍，通过设计实例描述在vivadoHLS中调用OpenCV库函数实现图像处理的几个基本步骤，完成从Ope...
发表于 2017/4/12 16:31:29
阅读（2073）
HLS学习--优化
1. 在HLS 中有专门定义数据的位数模板，因为太多位的定义会造成资源上的浪费 解决办法： #include "ap_int.h" ...
发表于 2017/4/11 22:22:38
阅读（1382）
HLS学习-- 建立工程的流程
首先简单介绍下HLS建立工程的流程：首先建立一个算法核心模块文件，后缀可以为 .cpp ; 然后建立一个对应的接口文件，也就是 .h 文件，在 .h 中先ifndef enif 一下，一面重复定义创建一个testbench 文件 .cpp...
发表于 2017/4/11 20:18:55
阅读（1613）
SDK 知识点（一）
在SDK中把数据刷到内存时，需要Xil_Out32和xil-Xil_DCacheFlush()一起调用才能把数据刷到内存，因为xio_out32还没把数据写到内存，所以接下来还需要调用Xil_DCacheFlush(); 才会把数据刷到内存
发表于 2017/4/6 15:43:23
阅读（1315）
对Verilog 初学者比较有用的整理(转自它处)
对Verilog 初学者比较有用的整理(转自它处)http://www.cnblogs.com/capark/p/4121369.html***************************************************...
发表于 2017/4/2 21:53:26
阅读（3582）
zynq知识模块-中断
转载自：http://xilinx.eetrend.com/article/5087中断：任何一个嵌入式系统级的设计都离不开中断，对于拥有双cotex-A9的Zynq来说也一样。Zynq的中断设计由ARM与GIC pl390中断控制器组成，...
发表于 2017/3/29 12:09:35
阅读（1794）
vivado疑惑解惑零碎知识点
1. vivado中 这个ILA 和VIO 有什么区别呢： ILA是逻辑分析仪，看芯片内数据波形的 VIO是模拟输入输出口 也就是看信号用ILA ，需要一个触发信号用vio2. vivado中导出硬件理解：. ...
发表于 2017/3/27 22:03:18
阅读（2876）
vivado中几种仿真
关于BSP——BSP全称board support package，一般翻译为板级支持包，它主要是在系统上电后进行一些基本的初始化，BSP一般是和特定的硬件平台以及操作系统相关的。在大多数情况下，BSP里面会包含大部分的驱动程序。关于Sta...
发表于 2017/3/25 22:55:42
阅读（2604）
读zynq_ebook笔记知识点（三）
第十一章：硬件/软件划分 FPGA 可编程逻辑适合解决那种能高效地划分为多道并行任务的问题。由于可编程逻辑固有的并行执行方式，多个运算可以被同时处理，用比串行处理更短的时间计算出最终的结果。FPGA 实现的例子应用包括数字过滤计...
发表于 2017/3/23 11:13:21
阅读（1601）
读zynq_ebook笔记知识点（—）
1. PS和PL 分工： 软件（在PS 端）常常用来完成一些一般性的顺序执行的任务，比如操作系统、用户应用程序以及图形界面，而偏向于数据流计算的任务则更加适合于在PL 端实现。。另外，那些具有并行限制的软件算法，也应该考虑在PL...
发表于 2017/3/21 22:27:42
阅读（2006）
