FPGA静态时序分析——IO口时序（input delay/output delay）
1.1概述在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器
发表于 2012/3/2 18:01:58
阅读（2177）
