双核CPU复位系统
在NIOSII构建双核处理器时，一般都需要双核之间互相控制，假如存在这样一种应用：系统中存在两个CPU一个叫CPU_master，另一个叫CPU_slave，CPU_mater需要控制CPU_slave程序运行，在上电时候必须只有CPU_mater，CPU_slave需要处于复位状态，为了
发表于 2012/5/2 17:07:37
阅读（3836）
FPGA静态时序分析——IO口时序（input delay/output delay）
1.1概述在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器
发表于 2012/3/2 18:01:58
阅读（2175）
