xilinx的serdes接收时钟坑
xilinx的8b10b生成的文件，有个时钟文件。打开了悲剧了。所以经常debug调试，用其他的接收的时钟，无缘无故的出现no arm clk。实在是火大。 办法就是自己增加代码，使用bufg模式，引出其他的时钟。代码如下：
发表于 2020/10/13 0:08:21
阅读（1321）
xilinx的vivado的debug没有波形
vivado没有波形，很奇怪的事情，我以为是下载器的问题。 以为时钟和复位有问题。我编写代码驱动led发现正常能显示。 后来删除几个ila的例化inst，发下波形出来。 波形不显示问题有如下： 1....
发表于 2020/3/31 9:47:00
阅读（5510）
HDMI 2K 图像旋转90度算法
如果对于PAL的电视，640*320@30Hz的YCBCR旋转90°，使用SDRAM的存储图像，旋转九十度的算法。图像是按行写入，读取的时候是按列读取数据，考虑使用MT48LC32M16A2，Bank 地址(BA0, BA1)，行...
发表于 2019/5/28 11:26:05
阅读（2806）
XILINX下载器，JTAG-HS3和Platform Cable USB 速度对比
下面测试速度，以一个V7的配置文件为例子。文件大小如下，27MB。特别是对于有点规模的项目配置文件都是很大的。总不能是点灯项目。 选择普通的下载器，Platform Cable USB。这种下载器是基于CYPRESS方案的，...
发表于 2018/12/19 9:28:23
阅读（4516）
xilinx block原理图模式注意三态门设计
我接触到zynq，就爱上了vivado的block原理图开发，但是这种原理图也是相当的恶心，一个问题很多参数不公开的，很多官方的IP 使用让你爽死，但是你自己定义就傻逼了。除非你有能力修改xml语言，修改参数。 比如说到INO...
发表于 2018/6/21 15:10:12
阅读（3899）
xilinx vivado 烧录microblaze
xilinx官方告知microblaze启动是 直接用 vivado 的associate elf 选择elf文件，但是如果你的工程文件要求在ddr中运行，你就傻了。毕竟可怜的bram，是支持不了多少功能。尤其是函数大神，一个工程连...
发表于 2018/6/21 14:52:11
阅读（10391）
xilinx sgmii bug修改
做技术最大的悲剧不是自己的技术不行，而是官方提供的代码有bug。怀疑自己是痛苦。 我自己的代码是利用sgmii的
发表于 2018/6/21 14:28:29
阅读（3138）
xilinx的aix4-stream总线设计技巧
有人经常这么说不管新的fpga怎么变化，其实fpga工程师学习永远就是协议，定义。其实说白了，任何接口协议都是工程师必须熟悉。 zynq的平台推出最大的协议就是axi4的协议，包含axi4-full，axi4-lite，axi...
发表于 2018/1/9 22:54:24
阅读（4095）
xilinx和altera学习FPGA好方法
学几年fpga也是学的一坨屎，是因为你没遇到好的人给你带路，也没有好的公司给你练习。 xilinx的FPGA学习方法，一个是芯片手册，XILINX的芯片手册不太好搜索，现在有专门的软件DOCnav的，来搜索文档，还是...
发表于 2017/9/7 22:40:36
阅读（2913）
xilinx的K7 GTX 高速收发器普通8b10b转换
xilinx的K7带收发器包含GTX和GTH两种，GTX收发器速度慢点，价格便宜，很多人用这个型号。 GTX收发器主要注意时钟参考，GTX收发器4个收发器有QPLL时钟和CPLL，时钟，QPLL时钟是在6GHz以上应用。CPLL是在0....
发表于 2017/9/2 10:02:19
阅读（5309）
xilinx的RGMII 的PHY层逻辑设计（1）
发表于 2015/11/21 1:01:30
阅读（6293）
