关于Xilinx-FPGA的DNA的使用场景和读取方法
Xilinx每一个FPGA都有一个独特的ID，也就是Device DNA，这个ID相当于我们的身份证，在FPGA芯片生产的时候就已经写死在芯片的eFuse寄存器中，具有不可修改的属性，因为使用的是熔断技术。值得说明的是，在7系列及以前，这个...
发表于 2018/11/23 15:03:27
阅读（2537）
[小技巧]使用XDMA实现PCIE映射AXI-Lite对VDMA进行配置
在Xilinx提供的很多ip如VDMA ，OSD，Mixer，TPG等等，在使用前都需要进行配置，配置接口往往是AXI-Lite接口，正常情况下我们一般自己编写配置逻辑或者通过MB/ZYNQ等对IP进行配置，如果在我们使用到XDMA的同时也...
发表于 2018/10/10 17:55:16
阅读（2201）
AXI4 Stream Switch使用心得
关于这个ip的内容讲解，在https://blog.csdn.net/xdczj/article/details/72058100上面已经讲解的比较详细了，刚接触这个ip可以先看一下，这个博客是关于我使用这个ip的一些小注意事项。第一点是I...
发表于 2018/10/8 16:33:14
阅读（1841）
Xilinx基于PCIE的部分重配置实现（一）
本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式...
发表于 2018/9/30 17:47:53
阅读（4748）
合理使用JTAG和IMPACT帮助你调试FPGA不能启动的问题
本来想着把GTX后面两篇博文找时间写了，但是最近实在是忙，一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子，下面先和大家分享一下调试心得。最近调试一块新的Artix7板子，遇到了一个很奇怪的问题，问题是FPGA使用JTAG口能把...
发表于 2017/1/4 9:15:13
阅读（1906）
Xilinx-7Series-FPGA高速收发器使用学习—RX接收端介绍
上一篇博文介绍了GTX的发送端，这一篇将介绍GTX的RX接收端，GTX RX接收端的结构和TX发送端类似，数据流方向相反，不过和发送端也有一些区别，GTX的RX接收端结构图如图1所示：图1 下面将根据数据流方向介绍一下RX接...
发表于 2016/11/11 17:52:42
阅读（4194）
Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍
每一个收发器拥有一个独立的发送端，发送端有PMA（Physical Media Attachment，物理媒介适配层）和PCS（Physical Coding Sublayer，物理编码子层）组成，其中PMA子层包含高速串并转换(Serde...
发表于 2016/10/31 19:27:24
阅读（6142）
Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
Xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。 图一 Xilinx的...
发表于 2016/10/14 17:01:36
阅读（6809）
