AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
kevinc
主攻ZYNQ及RTOS开发,关注Flash存储
(电路修改备忘)
个人备忘记录1、RESET结构:将sys_rst和pmu_rst出接口引出到面板,sys_rst联动pmu_rst,pmu_rst可单独触发;2、pmu clamp灯常亮的问题要找一下;3、不加电的方式:relay切开还是force置零? ...
备忘
发表于 2016/12/2 12:37:02
阅读(1416)
«
1
»
作者
kevinc
关注
文章:37 篇
阅读:183493 次
所有分类
电路(15)
vivado(9)
汇总(6)
python(4)
FreeRTOS(1)
代码(1)
verilog(0)
所有标签
Vivado
Zynq
wxPython
IP
PADS9.3
PLL
二极管
DPLL
连接器
电感
阅读排行
I2C转GPIO的IO扩展芯片输出电流不足-
Vivado中使用逻辑分析仪ILA
USB接口是否需要上拉电阻
vivado约束文件报错
PADS9.3之原理图DxDesigner用
vivado中通过AXI配置可调时钟输出
运放比例缩放电路及高输入阻抗
Vivado之时序约束XDC
Vivado中将verilog代码封装成IP
Vivado中新建工程或把IP搭建成原理图
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map