Vivado中将verilog代码封装成IP
Xilinx的Vivado采用原理图的设计方式,比较直观适合大型项目,我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口第一大部分 选择source文件先新建一个project,把要pack...
发表于 2016/11/14 13:04:05
阅读(7819)
Copyright © 2005-2020 kaiyun官方注册版权所有京ICP备10017138号