ECP5/ECP5-5G SerDes基本特性介绍
ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像，但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺，而ECP5则是40nm的工艺，因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...
发表于 2019/10/31 13:59:09
阅读（2894）
ECP5/ECP5-5G SerDes硬件设计注意事项（二）
上面一篇文章讲到，SerDes的VCCA对电源的质量要求非常高，用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而，除了这一点，用户还需要考虑来自PCB上的其他噪声源，比如VCCA走线附近的噪声源，甚至是FPGA内部的噪声源。本文将...
发表于 2019/10/31 10:55:25
阅读（2631）
ECP5/ECP5-5G SerDes硬件设计注意事项（一）
Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异，在硬件设计时，应当注意ECP5/ECP5-5G SerDes的硬件设计需求，不可以直接照搬之前ECP3的设计，或者其他厂商的相关设计。
发表于 2019/10/30 16:42:39
阅读（3176）
Lattice ECP5/ECP5-5G SerDes解读系列目录篇
本系列文章将详细介绍，Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性，硬件设计注意事项，FPGA设计注意事项和调试手段总结等内容。由于内容较多，因此将会分为多篇文章讲解，预计将在一个月之内完成80%以上的内容更新。...
发表于 2019/10/30 16:05:39
阅读（2338）
电源完整性分析——谨慎使用磁珠
磁珠的全称为铁氧体磁珠滤波器（另有一种是非晶合金磁性材料制作的磁珠），是一种抗干扰元件，滤除高频噪声效果显著。磁珠的主要原料为铁氧体。铁氧体是一种立方晶格结构的亚铁磁性材料。铁氧体材料为铁镁合金或铁镍合金，它的制造工艺和机械性能与陶瓷相似，...
发表于 2019/10/28 13:44:06
阅读（3505）
HDL Coding——不要为你的移位寄存器复位！
移位寄存器在HDL设计中很常见，尤其是在Pipeline设计中，经常会使用移位寄存器去增加某一个路径的Latency。
发表于 2019/10/21 14:23:33
阅读（2361）
以太网扫盲——SMI（MDC/MDIO）介绍
SMI：串行管理接口（Serial Management Interface），包括MDC和MDIO两条信号线，通常直接被称为MDIO（Management Data Input/Output Interface）。MDIO最早在IEEE 802.3的第22卷定义，后来在第45卷又定义了增强版本的MDIO，其主要被应用于以太网的MAC和PHY层之间，用于MAC层器件通过读写寄存器来实现对PHY层器
发表于 2019/9/24 17:26:53
阅读（21684）
常见色域基础知识与色域转换公式（YUV/YCbCr/YIQ/RGB/R'G'B'/CMYK）
所谓色域（Color Space）就是一种颜色的表示方法，针对不同的显示设备不同的系统，往往有不同的表示方法。目前被广泛使用的色域可以被分为三大类：RGB、YIQ/YUV/YCrCb、CMYK。
发表于 2019/9/17 9:54:03
阅读（15137）
MIPI扫盲——DSI Command Mode vs Video Mode
DSI 中有两种模式——命令模式（Command Mode）和视频模式（Video Mode）。一般情况下，DSI设备只需要支持其中任意一种模式即可，Spec并不要必须要同时支持两种模式。但是也有部分支持视频模式的设备，同时也支持一些基本的命令模式的功能。
发表于 2019/9/16 13:08:29
阅读（9076）
以太网扫盲——64b/66b编码
64b/66b编码技术是IEEE 802.3工作组为10G以太网提出的，目的是减少编码开销，降低硬件的复杂性，并作为8B/10B编码的另一种选择，以支持新的程序和数据。当前，64b/66b编码主要应用于Fiber Channel 10GFC和16GFC、10G以太网、100G以太网、10G EPON、InfiniBand、Thunderbolt和Xilinx的Aurora协议。
发表于 2019/9/9 15:39:50
阅读（12574）
AMBA学习笔记——AXI Stream详解
AXI Stream一般被翻译为AXI流协议，是AXI总线的一种演化版本。AXI4流协议作为一个标准接口，用于连接进行数据交换的组件。接口可以用来连接一个单一的主机，主机向接收数据的单一从 机发送数据。协议也可用于连接若干个主机和从机的组件。协议支持共用一组信号线的多个数据流，允许构建一个通用互联 (generic interconnect)，可以执行 upsizing 、 downsizing
发表于 2019/9/1 17:37:47
阅读（9244）
PCIe扫盲——M-PCIe与MIPI M-PHY
M-PCIe即Mobile PCIe，主要应用对象是智能手机等嵌入式设备。PCI-SIG在PCIe Spec V3.1中引入基于MIPI ...
发表于 2019/9/1 17:34:36
阅读（6236）
【转】GenZ，CXL，NVLINK，OpenCAPI，CCIX乱战
纵观数据中心业界，底层技术方面其实正处在一场架构变革的初始点，这场变革就是I/O总线的网络化以及I/O资源的大规模池化。众所周知，在开放平台下，PCIE是目前高性能I/O设备普遍采用的总线类型，目前已经到Gen4，很快会到Gen5。但是PC...
发表于 2019/8/30 14:54:37
阅读（4297）
PCIe扫盲——PCIe演进方向？CCIX简介
摩尔定律逐渐降速，业界需要一同寻找提升计算性能、同时保持低功耗的方法。缓存一致性的加速器互联，即CCIX™（读成“see 6”）是一种能够将两个或两个以上器件通过缓存一致性的方式来共享数据的片间互联。机器学习和大数据应用正深刻的变革数据处理的方式。通过片外加速器的定制，传统处理器从计算到网络的应用都得到了增强；这推动了产业整体向加速器和异构计算发展。对目前很多计算任务，加速器能够比单独的处理器速度
发表于 2019/8/30 14:40:48
阅读（6822）
