FPGA静态时序分析系列博文（目录篇）
静态时序分析是FPGA设计中非常重要的一个过程，也是很多FPGA初学者难以理解的地方。写这篇博文的主要目的是，对我最近的所学、所思做一个简要的总结；同时和大家分享一下我的一些想法，博文中可能存在一些
发表于 2017/8/28 12:57:20
阅读（9643）
【转】认识FPGA触发器的亚稳态
边沿型触发器的输出有两个稳定状态: 高电平或者低电平。为保证可靠操作, 必须要满足触发器的时序要求，也就是我们熟知的建立时间和保持时间。如果输入信号违反了触发器的时序要求, 那么触发器的输出信号就有可能会出现非法状态---亚稳态。亚稳态是一种不稳定状态,在一定时间后, 最终返回到两个稳定状态之一。
发表于 2017/8/14 12:31:58
阅读（6264）
【转】简述单口RAM、伪双口RAM、双口RAM与FIFO的区别
单口RAM与双口RAM的区别在于，单口RAM只有一套地址总线和数据总线，因此读写不能同时进行。而双口RAM有两套地址总线和数据总线，读写可以同时进行。FIFO读写可以同时进行，可以看做双口。双口RAM分为伪双口RAM（Xilinx称为Sim...
发表于 2017/7/31 14:52:10
阅读（4615）
Lattice ECP3中的Programmable Slew Rate介绍
首先介绍一下什么是Slew Rate。Slew Rate即为压摆率，可以理解为1微秒或者1纳秒等时间里电压升高的幅度，单位可以为V/s，mV/ns，mV/ps和μV/ps等。 在Lattice ECP3系列的FPGA中，Slew Rate可以配置为两种模式（速度等级）：SLOW（默认值）或者FAST。（印象中，Altera 的Cyclone系列好像有四个速度等级）
发表于 2017/7/31 13:51:00
阅读（2500）
片上总线Wishbone学习（目录篇）
最近在学习Lattice MachXO3L的EFB（Harden I2C、SPI、Timer/Counter）时，遇到Wishbone这个神奇的东西。Lattice MachXO3L等器件内部集成了硬核的I2C、SPI、Timer/Coun...
发表于 2017/7/7 16:05:39
阅读（4076）
Diamond中的IPexpress入门教程
IPexpress是Lattice官方提供，集成与Diamond中的一些IP核，可以通过简单的配置以生成VerilogHDL或者VHDL的代码，以供用户实例化（调用）。一些芯片中的功能推荐使用（甚至只能使用）IPexpress来生成代码，比...
发表于 2017/7/4 21:22:13
阅读（7913）
