静态时序分析之——Diamond时序报告分析简明教程(一)
注:原文作者为小诸葛叶,原文地址:http://www.cnblogs.com/xiaozhuge/p/6442248.html
发表于 2018/1/25 15:07:13
阅读(3891)
Lattice Diamond的PMI原语使用简明教程
PMI (Parameterized Module Instantiation) ,即参数模块实例化,是一种便捷的例化Lattice标准Module的方式。从功能实现角度来说,PMI能够实现的,IPexpress(或者Clarity)都能够实现;从使用的角度来说,例化PMI模块,和我们平时例化其他的模块,几乎没有任何区别。
发表于 2018/1/19 9:40:10
阅读(4259)
Lattice Video Frame Buffer IP调试笔记
最近几天在Lattice的EVDK开发板上验证调试了Video Frame Buffer的IP,期间遇到一些问题,在大牛的帮助下,终于解决了,今天来分析总结一下。
发表于 2018/1/12 15:15:28
阅读(3065)
一个关于Diamond中的Reveal如何选用参考时钟的问题
最近在调试DDR3的时候遇到一个奇怪的问题,经过一段时间的排查定位,最后发现是Reveal引起的,下面来简单地总结一下。
发表于 2018/1/9 9:40:39
阅读(3351)
EVDK DDR3 Demo调试笔记(关于VREF的问题)
昨天在调试Lattice EVDK开发板上的DDR3 Demo时,遇到一个莫名其妙的问题,今天来总结一下,并与大家分享。一、问题描述在Demo的顶层文件ddr3_test_top.v中有如下几句话: input test1;outpu...
发表于 2017/12/27 10:04:32
阅读(4003)
Diamond使用Clarity生成的IP插入Reveal后无法综合的解决方案
问题描述: 某个工程里面使用了Clarity生成的IP,并直接将Clarity生成的sbx文件导入到工程中。在未使用Reveal功能之前,一切正常。但是当插入Reveal功能时,发现此时使用Synplify Pro综合和报错,说IP的某个文件重复了(而实际上并没有重复),因此综合失败。因为这些文件是必须的,所以解决方式肯定不是删除这些文件。
发表于 2017/12/19 11:21:09
阅读(1878)
Diamond无法完成PAR的解决方案
当RTL逻辑较为复杂时,尤其是使用了多个EBR和MULT时,采用Diamond默认的Strategy时,有的时候会无法成功的PAR(P and R, Place and Route),或者PAR的速度特别慢。这个时候,我们可以尝试修改Strategy来解决这一问题。
发表于 2017/12/18 9:04:35
阅读(3003)
ECP5 MSPI模式配置Flash出错的解决方法
今天在调试ECP5时,出现一个奇怪的现象,就是无法下载新的配置文件到Flash中了!!!
发表于 2017/12/14 14:17:13
阅读(8032)
MIPI扫盲——Lattice CSI-2 / DSI DPHY Receiver IP介绍
Clarity提供的MIPI D-PHY IP主要有两种,一种是Module(不需要License),另一种是正式的IP(需要License)。如下图所示:
发表于 2017/11/15 9:58:12
阅读(8460)
MIPI扫盲——Lattice CrossLink介绍
CrossLink是Lattice公司近期发布的一款主要面向MIPI接口的,采用40nm工艺制造的FPGA。CrossLink内部拥有1个或者2个MIPI D-PHY的硬核(还可以再使用Soft Core IP再实现一个D-PHY),并支持MIPI DPI、MIPI DBI、MIPI DSI、MIPI CSI-2、SLVS200、SubLVDS、HiSPi、CMOS camera接口等多种协议或者
发表于 2017/11/15 9:29:10
阅读(8775)
聊一聊CORDIC原理与Lattice相关IP使用说明
CORDIC算法最初设计用于使用硬件逻辑解决向量旋转计算的问题。其基本思想是使用迭代的方法,将原本的浮点乘法和三角计算转换为简单的减法、加法、移位和查表等操作,从而大大地提高计算效率。随着FPGA技术的发展,CORDIC算法被越来越多地被应用于FPGA上,来解决一些图像处理,数值计算等领域的问题。
发表于 2017/9/22 9:29:12
阅读(9160)
Lattice FPGA中的Ripple Mode之——关于加法器实现的讨论
为什么写这篇博文呢?因为鄙人无意中发现了一个有趣的问题,所以和大家分享一下。其实加法器是很简单的东西,大部分人可能并不注意其在FPGA的具体实现方式。一般情况下,对于简单的加法运算(如三个4bits的数相加),大部分人都是在HDL中直接使用...
发表于 2017/9/18 10:52:42
阅读(4217)
静态时序分析工具介绍(Lattice Timing Analysis View篇)
今天,来聊一聊本次连载博文的最后一个内容(至少暂时是最后一篇)——Lattice的静态时序分析工具介绍,Lattice Timing Analysis View。其实Timing Analysis View也不是什么高级的玩意,基本上就是把PAR TRACE的Report搞成了一个GUI的形式,同时新增了一些横friendly的功能。个人而言,还是非常喜欢这个分析工具的,主要有如下几个方面:
发表于 2017/9/5 16:31:26
阅读(4400)
静态时序分析的基本流程(Lattice Diamond篇)
如题,这篇博文来简单地聊一聊使用Lattice的IDE Diamond进行静态时序分析的一般步骤。
发表于 2017/9/2 10:16:51
阅读(7087)