【转】Verilog 流水线设计（Pipeline）
本文从四部分对流水线设计进行分析，具体如下： 第一部分什么是流水线 第二部分什么时候用流水线设计 第三部分使用流水线的优缺点 第四部分流水线加法器举例
发表于 2017/10/12 17:24:45
阅读（3467）
所有分类
- PCI-Express(87)
- Wishbone总线学习(25)
- MIPI-CSI-DSI-DPHY(18)
- FPGA静态时序分析-STA(17)
- Lattice-Diamond-and-Radiant(17)
- Verilog-HDL(17)
- DDRx-SDRAM(16)
- IO接口标准与协议(11)
- 图像处理与视频处理(10)
- Lattice-FPGA(10)
- 数据编码-加密与校检(7)
- Lattice-FPGA-SerDes(6)
- 以太网-Ethernet(6)
- AMBA-AHB-APB-AXI(5)
- FPGA定点小数计算(5)
- 信号完整性分析(4)
- 技术杂文(3)
- FPGA算法与相关IP(3)
- C-CPP(2)
- 电源完整性分析(2)
- 嵌入式C语言(1)
- 招聘信息(1)
- Matlab(1)
- CoaXpress(0)
- SLVS-EC(0)
- SMPTE-SDI(0)
- HDMI(0)
- MIPI-A-PHY(0)
- USB3(0)
- V-by-One(0)
- DisplayPort(0)
