信号完整性分析——阻抗匹配与信号反射
4赞信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。对于信号来说，它不会区分是什么，信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，信号都会发生反射。这些因素可能包括过长的走线，末端匹配的传输线，过量的电容或电感及阻抗失配。
反射会造成信号过冲（Overshoot）、下冲（Undershoot）、振铃（Ringing）、边沿迟缓也就是阶梯电压波。过冲是振铃的欠阻尼状态，边沿迟缓是振铃的过阻尼状态。过冲是指信号跳变的第一个峰值或谷值，它是在电源电平之上或参考地电平之下的额外电压效应。
边沿迟缓我们也成为台阶，回勾现象，其危险主要是会造成误触发。
下冲是指信号跳变的下一个谷值或峰值。过冲与下冲都是不利的因素，过大的过冲电压经常长期性地冲击会造成器件的损坏，如上图所示。严重的下冲会超过接收器件的门限而导致电路的逻辑错误。如果信号在驱动器和接收器之间来回多次反射，就会产生振铃现象，这增加了信号稳定所需要的时间，从而也影响了系统稳定的时序。
当驱动器发射一个信号进入传输线时，信号的幅值取决于电压、缓冲器的内阻和传输线的阻抗。驱动器端看到的初始电压决定于内阻和线阻抗的分压。
反射系数为ρ，其中-1≤ρ≤1
当ρ=0时无反射发生
当ρ=1(Z 2 =∞，开路)时发生全正反射
当ρ=-1(Z2 =0，短路)时发生全负反射
初始电压，是源电压Vs（2V）经过Zs（25欧姆）和传输线阻抗（50欧姆）分压。
Vinitial=1.33V
后续的反射率按照反射系数公式进行计算
源端的反射率，是根据源端阻抗（25欧姆）和传输线阻抗（50欧姆）根据反射系数公式计算为-0.33；
终端的反射率，是根据终端阻抗（无穷大）和传输线阻抗（50欧姆）根据反射系数公式计算为1；
我们按照每次反射的幅度和延时，在最初的脉冲波形上进行叠加就得到了这个波形，这也就是为什么，阻抗不匹配造成信号完整性不好的原因。
下面还有一个关于双向IO的例子，图中青色和黄色的分别为片选信号CS和读使能信号OE，当片选信号CS为低电平时，数据IO由A端器件或者由B端器件驱动（根据OE信号状态）。然而当片选信号CS为高电平时，AB两端都不驱动数据IO，即数据IO两端均为高阻态。
当数据IO两端均为高组态之前的状态为低电平时，则数据IO将继续保持低电平状态；当之前的状态为高电平时，则数据IO将受信号反射（前面振荡的现象）和传输线损耗（容性负载放电）的作用，表现为电压逐渐下降的状态，直至数据IO被AB任意一端所驱动。如果想消除这种现象，可以考虑在数据IO上加上拉（或者下拉，需要符合协议要求），比如I2C总线。
当然，信号反射现象也并非一无是处，比如PCI总线就利用了信号反射来实现了低功耗的设计（但是却限制了速率和负载……）：http://blog.chinaaet.com/justlxy/p/5100053079
还有一个比较有意思的例子，关于感性负载（感抗不连续）引起的反射现象，导致只有几MHz的低速信号异常的问题：http://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=1363
主要参考资料与推荐阅读：
1、http://www.sohu.com/a/254665341_657253
2、https://blog.csdn.net/weixin_42229404/article/details/81319723
3、http://www.sohu.com/a/235918881_465219
4、http://www.elecfans.com/d/656089.html
5、https://blog.csdn.net/xing414736597/article/details/77258217
7、http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=559
8、http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=573
9、http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=578
10、http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=844
