【转】ZedBoard学习手记（十） 图形界面控制ZedBoard硬件
从比赛结束到现在，这已经是第十篇手记了，在之前的九篇博文中，我们已经做了充足的基础工作，现在终于可以将之前的成果结合在一起了。今天所讨论的内容就是通过QT开发的GUI软件来控制ZedBoard板上的硬件外设，完整的信号链如下：QTGUILinuxDriver→AXIBus&ra
发表于 2012/12/12 16:25:41
阅读（11776）
【转】ZedBoard学习手记（九） 在ZedBoard上运行QT图形软件
在Zynq平台上运行QT其实与PC无异，都需要相应的执行环境，只不过PC上的QTLib可以使用QTSDK自动安装配置，而Zynq平台上的QTLib则需要手动安装。另外，我们自己编写的代码只需要使用Xilinx交叉编译器进行一次编译就能在ZedBoard上执行，而QT代码则需要先由QMake进行配置，
发表于 2012/12/12 16:24:25
阅读（6266）
【转】ZedBoard学习手记（八） 更大的目标！在Linux下开发图形用户界面
在Linux下做GUI，比较简单的方法是使用QT。QT一直被用于跨平台的应用程序开发，之前属于Nokia，现在被卖给了Digia，开源版本的主页是http://qt-project.org/。QT的开发语言是C++和QML，可以用各种工具来进行开发设计，官方的IDE是QTCreator。要说明的是，兔子没学过C++
发表于 2012/11/20 11:09:48
阅读（3136）
【转】ZedBoard学习手记（七）小插曲：如何让代码开机自动运行
近日十分注意调养，因而胃病有所缓解了，于是继续更新博客。以后谁再叫我去吃饭都得三思了，唉~~~此之谓顾嘴不顾身啊。在开始QT图形用户界面开发之前，先要说说如何让代码在ZedBoard上电时自动运行。对于带有Linaro的Linux系统来说，做到这一点并不困难，因为BOOT分区和
发表于 2012/11/20 11:08:41
阅读（2645）
【转】ZedBoard学习手记（六）最后一步？通过上层应用程序调用驱动
趁着编写Linux驱动的余热，让我们再写一个Linux下可以执行的应用程序，一方面为大家展示调用驱动程序的便捷方法，另一方面则能够测试驱动的功能是否正确。这个My_GPIO_App只需要一个main函数即可，因为代码十分简单，只要通读一遍代码就能看懂，这里就简略地讲解一下了
发表于 2012/11/20 11:07:34
阅读（2551）
【转】ZedBoard学习手记（五）为自定义外设编写Linux驱动
写完上一篇博客后，部门开了新项目，虽然只是开始，但是兔子也不敢懈怠，加之北京气温骤降，又刮起大风，可能是天冷的原因吧，胃又不太舒服了，白天忙完了晚上回来就顿觉十分疲惫，因而这篇手记一直拖到现在才动笔。经过前面的工作，现在终于可以开始为自定义外设编写驱
发表于 2012/11/20 11:03:00
阅读（3009）
【转】ZedBoard学习手记（四）为使用Linux系统做准备——建立Bootloader及设备树
在上一篇博文中，我已经介绍了建立AXI总线自定义外设的全过程，包括Verilog逻辑部分，和裸机软件部分。裸机控制外设是非常简单的，与普通的单片机并无二异，但仅仅有裸奔代码还远远无法发挥Cortex-A9硬核的作用，毕竟Zynq芯片集成了一颗最高能跑到1GHz的双核CPU（ZedBoa
发表于 2012/11/20 10:59:37
阅读（4100）
【转】ZedBoard学习手记（三）为自定义外设编写裸奔控制软件
由于Xilinx已经为我们做了大部分的铺垫工作，因此裸奔控制外设这一步就显得十分简单了，如果不用Linux和图形界面显示，大概我的作品早早的就完成了吧。上一次我们已经成功生成了BitStream文件，下面继续上次的操作，打开PlanAhead工程，选择ExportHardwareforSDK，如下
发表于 2012/11/20 10:57:22
阅读（2776）
【转】ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例
想要发挥ZYNQ芯片的特长，让整个系统协同工作起来，就需要将PS与PL两部分结合在一起，在Cortex-A9核和FPGA逻辑资源之间建立通信的通道，这条通道就是AXI总线。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，
发表于 2012/11/20 10:53:23
阅读（3324）
【转】ZedBoard学习手记（一） First Step——建立Xilinx交叉编译环境
经过这段时间借由美信DIY大赛对ZedBoard的学习，略有所得，对这个新平台也有了一定的理解。在此称之为手记，算是边学边记了。既然还在学习，就自然会有一些谬误或不足，还望童鞋们指正啊。要开发ZedBoard最重要的是XilinxISE工具集，在这个IDE里能够完成大部分的逻辑及
发表于 2012/11/20 10:49:08
阅读（3803）
【转】Qsys在系统集成中的应用
1.1摘要在FPGA设计中可能涉及到集成系统的设计，Altera为这种设计提供了方便的SOPC集成系统，现在又推出了更为先进的Qsys系统，当这种转变提出后，也去尝试使用过Qsys系统，并未发现优势在哪里，无非是界面改变了，一些系统总线需要自己连接了，都是
发表于 2012/11/13 9:35:58
阅读（12688）
【转】如何解决目录改变时，Nios II project无法编译的问题? (SOC) (Nios II) (DE2-70)
Abstract若我们从网络上下载范例程序，或者从书上的光盘将范例程序复制到硬盘时，只要是QuartusII版本正确，都可以正常地开启QuartusIIproject并且编译之，但NiosIIproject却常常虽然能开启，却无法正常编译，本文讨论其rootcause并提出解决方式。Introduction使用环境
发表于 2012/11/6 15:54:37
阅读（2610）
【转】Qsys或RTL做修改后，Nios II SBT该如何面对新的硬件? (SOC) (Nios II) (Qsys)
AbstractSOPC最可贵之处就是它的弹性，所以尽管已经建立了NiosIISBTproject，你还可以去更改FPGA的RTL或者Qsys的架构与IP，此时NiosIISBTproject该做哪些步骤才能反映出更改过的硬件架构呢?是该GenerateBSP？还是该BSPEditor?或者该BuildProject?其执行顺序又是如何呢？
发表于 2012/11/6 15:42:24
阅读（2548）
【转】如何在Qsys Subsystem使用Interrupt? (SOC) (Nios II) (Qsys)
AbstractQsys其中之一的卖点就是允许你建立hierarchical的subsystem。在SOC设计中，通常我们会将慢速的周边使用较慢的clock而自成一个系统，在Qsys中允许我们将这些较慢的周边包成一个peripheralsubsystem，而不是像SOPCBuilder一样只能有一个system。当我们使用subsyst
发表于 2012/11/6 15:30:37
阅读（4532）
[转] 于博士CADENCE视频教程
教程定位：零基础快速入门教程，实实在在为初学者着想。远离学院派式的教育，从工程师的角度解决工程师遇到的问题。教程目标：致力于解决Cadence软件入门难的问题。轻松学习，快速上手，最大限度降低Cadence软件学习的时间成本。教程特色：实战为王，国内唯一一部以实际
发表于 2012/10/29 14:39:00
阅读（3257）
