【转】ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例
想要发挥ZYNQ芯片的特长，让整个系统协同工作起来，就需要将PS与PL两部分结合在一起，在Cortex-A9核和FPGA逻辑资源之间建立通信的通道，这条通道就是AXI总线。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，
发表于 2012/11/20 10:53:23
阅读（3310）
