本指导书由东南大学电子科学与工程学院编著。

一、 实验目的
1． 熟悉 Vivado 2014.2 的编译环境；
2． 了解在 Vivado 2014.2 环境下运用 Verilog HDL 语言的编程开发流程，包括源程序的输入、编译、模拟仿真及程序下载。

二、 实验内容
1. 简单门电路的实现；
2. 三态门电路。

三、 实验要求
1. 在 Vivado 2014.2 环境下完成对电路工作情况的仿真模拟；
2. 完成配置程序的下载，并在实验板上对程序进行最终验证。

点击下载电子系统设计实验指导书（FPGA基础篇 Vivado版）