MAX II的UFM模块使用实例
MAXII的UFM模块使用实例查看MAXII器件的ChipPlanner：其左下角这块黑色区域是用户不可用资源区，而在这片不可用区域里有一块绿色的方块是可用的。这块不可用的黑色区域叫做CFMblock(配置Flash存储区)，而那个绿色方块叫做UFM
发表于 2010/6/2 14:28:37
阅读（2862）
Clock Specification—— Clock Groups
QuartusIIHandbook,Volume36-37时钟集合ClockGroups设计中存在着许多时钟，然而，并非所有时钟都相互关联，况且某些时钟间相互关联是没有必要的。异步时钟就是不相关时钟（异步时钟有不同的理想时钟源）。专用时钟也不一定在同一时刻激活（例如，多元时钟）。必须
发表于 2010/6/2 14:23:18
阅读（5024）
Clock Specification——Default Clock Constraints
QuartusIIHandbook,Volume36-37缺省时钟约束DefaultClockConstraints为了提供彻底的时钟分析，如果你的设计中没有基本时钟约束，QuartusIITimeQuestTimingAnalyzer在缺省时会自动的检测所有未被约束的时钟节点。QuartusIITimeQuestTimingAnalyzer使用以下命令产生
发表于 2010/6/2 14:21:46
阅读（2565）
深入剖析I/O约束
题记：时序分析摸索了很久，看了很多资料，也反反复复的对比总结，然后思考。现在总算有点大彻大悟的感觉了，但是还不够有些东西理解的可能还不是那么深入透彻，也喜欢把自己的思考过的东西拿出来和大家分享，更是希望大家能提出一些看法，在不断的讨论总结中才会有进步
发表于 2010/6/2 14:15:42
阅读（6054）
Clock Specification——Derive PLL Clocks
QuartusIIHandbook,Volume36-35锁相环时钟DerivePLLClocksPLLs（锁相环）在Altera器件中被用于时钟管理和综合。你可以定制基于你设计需要的PLL输出时钟约束。因为所有的时钟节点应该有一个共同的时钟基准，故所有的PLL输出应该有一个关联时钟。你可以使用cr
发表于 2010/6/2 14:10:22
阅读（18549）
Clock Specification——Automatic Clock Detection
QuartusIIHandbook,Volume36-34自动时钟检测AutomaticClockDetection想要为你的设计中所有的时钟节点自动添加时钟约束，那么就使用derive_clocks命令。这个命令从管脚或者寄存器生成时钟以确保设计中的每个寄存器都有时钟。Example6–9展示了derive_clocks命
发表于 2010/6/2 14:08:41
阅读（3588）
1394物理层芯片TSB41LV04A
TSB41LV04A_datasheet●完全支持IEEE1394-1995高性能串行总线标准以及P1394a补充协议●可以完全共用IEEE1394标准的FireWire和i.LINK●完全适应OpenHCI需求●提供四路每秒100/200/400Mbit传输率、完全兼容P1394a的线缆接口●完全支持P1394a协议包括：线路反跳、短
发表于 2010/6/1 12:30:02
阅读（2552）
Clock Specification——Multi-Frequency Clocks
QuartusIIHandbook,Volume36-33多频时钟Multi-FrequencyClocks某些情况下在设计中会有很多个时钟源提供时钟信号。增加的时钟也许扮演一个低频率低功耗时钟的角色。在分析这种设计时，create_clock命令提供了–add选项让你添加多个时钟节点。Example6–8
发表于 2010/6/1 12:28:22
阅读（1742）
Clock Specification——Virtual Clocks
QuartusIIHandbook,Volume36-32虚拟时钟VirtualClocks虚拟时钟是一个在设计中没有真正源或者说与设计没有直接关系的一个时钟。例如，如果一个时钟不是设计中的时钟，而仅仅作为一个外部器件的时钟源，并且外部器件和该设计有输入或者输出的管脚，那么就认为这个时
发表于 2010/6/1 12:26:08
阅读（2791）
Clock Specification——Generated Clocks
QuartusIIHandbook,Volume36-29生成时钟（GeneratedClocks）QuartusIITimeQuestTimingAnalyzer可以把修改或改变主时钟（或者引入时钟）特性的分频时钟、波纹时钟和电路作为生成时钟。你可以定义这些电路的输出作为生成时钟。这些定义可以让QuartusIITimeQuestTimi
发表于 2010/6/1 12:24:18
阅读（4667）
Clock Specification——Clocks
QuartusIIHandbook,Volume36-28时钟约束（ClockSpecification）：约束所有时钟（包括你的设计中特有的时钟）对准确的时序分析结果而言是必不可少的。QuartusIITimeQuestTimingAnalyzer为各种各样的时钟配置和典型时钟提供许
发表于 2010/6/1 12:23:12
阅读（2092）
主机接口总线（Host-Port Interface）
本文是对TMS320C6713的datasheet里关于HPI部分的翻译笔记。HPI寄存器：（TMS320C6713BFloating-PointDigitalSignal.pdfpage.25）16进制地址范围缩写寄存器名注释—HPIDHPI数据寄存器仅用于主机读写访问—HPIAHPI地址寄存器仅用于主机读写访问0188
发表于 2010/5/31 14:14:37
阅读（3594）
从Technology Map Viewer分析Clock Setup Slack
特权同学对于时序分析也还只是个初学者，前阵子被QuartusII的ClassicTimingAnalyzar折腾的焦头烂额之际，无意中看到了ripple兄过去写的一些关于TimeQuest的一些博文，可谓受益匪浅。虽然ripple兄只是对QuartusIIhandbook里关于TimerQuest的基本概念做了一些翻译（当然也
发表于 2010/5/31 14:08:08
阅读（2115）
从Technology Map Viewer看4输入LUT
EX1:///////////////////////////////////////////////////////////inputclk;//时钟inputa,b,c,d;&nb
发表于 2010/5/31 14:03:58
阅读（2268）
闲置管脚引发的血案
前些日子正好看到了riple兄的《一波三折——危险的“未分配”引脚》一文，颇受启发。正好最近也遇上了类似的问题，也可谓一波三折，还好最后摆平了，要不煮熟的鸭子可就要飞了。最重要的是又让自己长经验了。以前培训的时候就听
发表于 2010/5/31 14:01:03
阅读（1822）
