Writing testbench——文件调用
发表于 2010/6/7 14:13:12
阅读（8957）
源同步接口的时序模型
自从对时序分析理论有深入学习以后，回头看看过去的一些设计中，其实还是存在不少问题的。重新拿起之前在VXP306板子上做的三星的K4S641632SDRAM做的一些测试（这块板子的电源芯片烧了，一直没买到芯片换，只能闲置着了），后来移植到了自己做的EPM570板子上了，因为之前
发表于 2010/6/7 14:11:56
阅读（4097）
Cyclone 器件全局时钟尽在掌控
本文结合cyclone器件（因为特权最近正在使用这个系列的器件）对FPGA的时钟资源进行一些探讨，或者说是特权同学的一点认识和大家分享一下，有不对的欢迎指正。翻开cyclone-handbook的ClockManagement一章，其主要还是要
发表于 2010/6/7 14:05:08
阅读（3105）
基于FPGA的高速PCB板设计
高速PCB板设计由于I/O的信号的快速切换会导致噪声产生、信号反射、串扰、地反弹，所以设计时必须注意：1.电源渗透并平坦分布到所有器件中以减少噪声；2.
发表于 2010/6/7 13:48:29
阅读（2220）
Writing testbench——防止同时调用task
Testben使用的是硬件语言，而其所依赖的环境却是基于PC的软件平台。这也就决定了其独特的代码风格。有时的的确确是以一个软件式的顺序方式在给待测试硬件代码做测试，但是写出来的testbench代码中却时常布满了并行执行的陷阱。这给硬件测试者带来了不少麻烦，既然我们选
发表于 2010/6/7 13:42:24
阅读（1963）
Altera推荐的双层叠复位方式
异步复位会影响寄存器的recovery时间，引起设计的稳定性问题。尤其对于状态机的无意识的复位导致进入不确定的状态。下面介绍一种更为可靠的异步复位、同步释放的双缓冲电路。该电路由两个同一时钟沿触发的层叠寄存器组成，该
发表于 2010/6/6 20:06:39
阅读（2527）
ISE时序约束笔记8——Achieving Timing Closure
题记：achievingtimingclosure即达到时序收敛，这是一个很具有挑战性的任务。因为实际的工程项目往往不会像我们用一个资源超大（相对于你的设计来说）的FPGA来做几个数码管串口实验那么简单。设计者往往需要达到成本、速度、资源等各个方面的平衡，即使是一个小设计，有
发表于 2010/6/6 20:04:35
阅读（3144）
最新力作,EP1C3T144
昨天花了一整天，尝试了一下Altium的总线式布线。虽然还是不够智能，来回需要自己手动调整几回才达到满意的效果，但是还是赞一个！～～～贴图3D效果：EP1C3T144核心板！只是把全部管脚引出，加上简单的4个LED和4个按键
发表于 2010/6/6 20:03:25
阅读（2380）
ISE时序约束笔记7——Path-Specific Timing Constraints
时钟上升沿和下降沿之间的时序约束周期约束可以自动计算两个沿的的约束——包括调整非50%占空比的时钟。例：一个CLK时钟周期约束为10ns，能够应用5ns的约
发表于 2010/6/6 20:01:00
阅读（31434）
Testbench——HDL的并行性
为什么C不能取代verilog和VHDL作为硬件描述语言？因为C缺少了硬件描述最基本的三个思想：连通性（Connectivity），时间性（Time）和并行性（Concurrency）。连通性是指使用一个简单并相互连接的模块来描述设计的能力，原理图
发表于 2010/6/6 19:58:34
阅读（25153）
ISE时序约束笔记6——Timing Groups and OFFSET Constraints
ISE时序约束笔记6——TimingGroupsandOFFSETConstraints回顾全局OFFSET约束在时钟行中使用Pad-to-Setup和Clock-to-Pad列为所有出于该时钟域的I/O路径指定OFFSETs。为大多数I/O路径进行约束的最简单方法——然而，这将会导致一个过约束的设计
发表于 2010/6/6 19:57:33
阅读（23471）
字模软件 下载
提供几个字模（图片转换）软件供大家下载。彩色图片转换工具Image2LcduC-GUI-BitmapConvertts4080
发表于 2010/6/6 19:54:46
阅读（35173）
LPC2103之Analog-to-Digital Converter
Analog-to-DigitalConverter(ADC)FeaturesLPC2103的ADC特性：1.10bit逐次逼近型模数转换器2.低功耗模式&nbs
发表于 2010/6/6 19:50:44
阅读（24154）
异步复位-----续
记得特权前些天发表了一篇名为《异步复位，同步释放》的博文，其实对于这个亚稳态还是很心有余悸的。其实对于一个寄存器的亚稳态其实还是相对影响小一些，但是对于诸如总线式的寄存器受到亚稳态的影响那问题就大了，搞不好就是致命性的打击。正好在EDACN论坛里看到一谈
发表于 2010/6/6 19:47:34
阅读（2448）
Testbench——封装有用的子程序
modueldisplay_report();//封装一些做测试时有用的报告显示//包括任务error，warning，fatal，terminate//显示warning报告，同时包含显示当前时间和警告内容（由用户输入）taskwarning;input[80*8:1]msg;&
发表于 2010/6/4 20:39:58
阅读（30569）
