特权同学

使用JTAG方式配置EPCS芯片

首先,我要感谢淘宝网友Experienceop,他的执着和提示也让特权同学发现了其实JTAG模式下也可以配置EPCS,这种方式甚至可以一个AS得下载插座。其实和一般的下载方式相比,这种下载方需要先把*.sof文件转成*.jic文件,然

经典三星SDR SDRAM读写verilog代码分享

最近有点忙,很久没有写东西了,今天把自己的FPGA开发板SF-EP1C的SDRAM部分代码上传和大家分享,以后还会陆续把逻辑分析仪设计的代码以及SD卡读写的代码上传共享。过阵子特权同学还会与EDN合作接着做一次FPGA板子的助学活动,希望大家支持。该工程对三星SDR

Cyclone II的DDR SDRAM接口实现

在不增加电路板复杂度的情况下要想增强系统性能,改善数据位宽是一个有效的手段。通常来说,可以把系统频率扩大一倍或者把数据I/O管脚增加一倍来实现双倍的数据位宽。这两种方法都是我们不希望用到的,因为它们会增加整个设计系统的复杂度。在总的数据I/O管脚不变的情况

静态时序分析的概念

何谓静态时序分析(StaticTimingAnalysis,简称STA)?首先,我们应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块PCB板,FPGA的逻辑阵列就好比PCB板上的一些分立元器件。PCB通过导线将具有相关电气特性的信号相连接,FPGA也需要通过内部连线将相关的

基于FPGA的跨时钟域信号处理——同步设计的重要

case与if…else优化(续)

case与if…else优化

IO短路带来的思考

按照常理来说,对于IO脚来说VH遇到VL,那么一般人一定会想当然的以为结果是VL。事实是这样的吗?特权同学就遇上了这么个很让人郁闷的问题。当时在调一个液晶控制板,板子是新做的,自己动手焊接(水平有限,给后来的故事埋下了伏笔)。一切OK,就把早就写好仿真过的代码

基于FPGA的跨时钟域信号处理——MCU

说到异步时钟域的信号处理,想必是一个FPGA设计中很关键的技术,也是令很多工程师对FPGA望而却步的原因。但是异步信号的处理真的有那么神秘吗?那么就让特权同学和你一起慢慢解开这些所谓的难点问题,不过请注意,今后的这些关于异步信号处理的文章里将会重点从工程实践

34063升压电路

液晶背光要用到15-25V甚至更高的偏压,开始也挺茫然的,自己还真没搞过升压电路,虽说想想也明白,无非找个芯片参考器件手册外围电路一搭基本也能搞定。但是选什么芯片呢,以前没用过,只能到茫茫网络中一路海选,从MAXIM到TI再到MAXIM的样片都到手了还是一片茫然。发现

BJ-EPM驱动黑白裸屏

黑白裸屏,本以为加上一个偏压,剩下的事交给240来就行了。哪知这个黑白屏的偏压也不简单。原先只给了一个15V的偏压,按照过去的经验一个偏压相当于背光,然后CPLD搞定时序就能DIY显示了。琢磨了半天发现这个黑白屏其实还是

复用管脚陷阱多多

特权同学郁闷了两天,终于在决定放弃前发现了问题。问题就在想当然的以为不会有问题的复用管脚上。本来一个简简单单的TFT,对于咱这小有经验的老手本是小case,代码到仿真个把小时的事情,到搭起来的简陋飞线板上一试,不亮,什么问题。当然代码不可能一次性OK,所以回

被综合掉的寄存器

记得之前遇到过一个很蹊跷的仿真问题,见《Altera调用Modelsim仿真奇怪的复位问题》。这次也遇上了一个很类似的问题,但是发现了根本原因之所在。是这样的,一个测试中写一个下面的一段代码://----------------------

SDRAM页操作模式

之前折腾了好久没搞定SDRAM的页模式下进行读写,当时利用在FPGA内部设计一个数据产生模块,用于产生0-255的数据分别写入SDRAM的一个页(正好256字节)内。但是读出来的串口上传数据却相当怪异。当时就放下了,搞不定硬撑着也不是办法。&n

伪彩数码相框

最近手头的活多起来了,有点忙不开了。这个数码相框DIY就只能暂时先放一放吧。目前用手头的资源实现了128色的效果,可以在不涉及文件系统管理的前提下循环的显示SD卡里存放的10幅图片。呵呵,看看效果发现其实伪彩也不
Baidu
map