硬件电路设计的灵活性
发表于 2010/7/12 17:13:18
阅读（2018）
PQFP焊接的一点教训
这个惨案发生在2010年的第一天，由于特权同学一早准备到朋友家造访，但是心里还是蛮惦记着前一天拿到手的新板子，所以起了个早准备先动手焊接几个主要的芯片。也许由于心急，也许由于太长时间不动烙铁了——
发表于 2010/7/9 11:03:16
阅读（24427）
探秘JTAG
在边界扫描模式下（Boundary-ScanMode），ISE的iMPACT是如何把后缀为.bit的配置信息传输到FPGA器件中呢？先引用两段ISEHelp中相关概念的描述，让大家对bitstream和.bit这两个基本概念理解得更透彻一些。bitstreamAbitstreamisastreamofdatathatcontai
发表于 2010/7/9 10:04:53
阅读（32695）
Xilinx Timing Analyzer使用札记
虽说当初刚接触FPGA的时候学的是ISE，但是真正深入学习还是在QuartusII平台上。现在项目需要，又得重新来玩转ISE了，虽说QII和ISE很多东西是相通的，不过还是有那么点操作上的差异在里头。用惯了TimeQuest的特权同学折腾起这个XilinxTimingAnalyzer也是一愣一愣的，好不
发表于 2010/7/8 15:00:30
阅读（4907）
CLKDLL使用带来的思考
一直以为DCM和DLL说得都是一个东西，使用了才知道Xilinx的时钟管理策略还真得蛮多的，虽说基本的原理上都有点大同小异。图1先说DCM，字面上理解就是数字时钟管理单元，主要完成时钟的同步、移相、分频、倍频和去抖动等
发表于 2010/7/8 14:56:34
阅读（3274）
《基于FPGA的快速系统原型开发》CH3.3译
3.3小节本章讨论了优化高层次FPGA开发流程。这里指出并讨论了各个设计阶段的关键环节。开发实现优化的设计流程能够使设计团队降低甚至消除风险因素，达到最大的效率从而增大成功的几率。开发期间尽可能的减少或消除设计错误和疏忽
发表于 2010/7/7 12:39:32
阅读（2037）
近期FPGA测试问题小结
前一阵子做了两个FPGA工程的测试任务，做完了代码走读和功能仿真。发现了不少的问题，从问题报告里找了几条比较具有代表性的问题，有些问题确实很低级，但是不得不老调重弹。因为这些问题对于很多设计者来说都是共性的。希望列出来能给他人有一些的警示。1.
发表于 2010/7/7 12:36:00
阅读（2000）
EDA工具的工程备份管理
发表于 2010/7/6 10:38:16
阅读（1794）
《基于FPGA的快速系统原型开发》CH3.2.4译
发表于 2010/7/6 10:18:05
阅读（2145）
《基于FPGA的快速系统原型开发》CH3.2.3译
发表于 2010/7/5 14:31:57
阅读（1995）
Virtual Pin
发表于 2010/7/5 14:26:39
阅读（2108）
工程更改管理
想写这篇文章有些日子了，只不过一直没抽空下手。俗话说“人非圣贤，孰能无过”，咱们这些成天和元器件打交道的硬件工程师们也能免有犯傻做错事的时候，尤其在开发设计如火如荼进行时，一些小细节的疏忽也会酿成大错。做了错事不要紧，知错就改那才是“
发表于 2010/7/2 14:49:22
阅读（2208）
Altera网站资源大搜罗
所有文档资料的索引在此：http://www.altera.com/literature/lit-index.html以下只是特权同学认为是红宝书级别的handbook。基本上，Altera提供的软件使用方法技巧，甚至一些疑惑都能在此找到答案，尤其是QuartusIIHandbook，数千页的E文往往容易让国内的工程师望
发表于 2010/7/2 14:37:04
阅读（3442）
SF-EP1C玩出新花样
利用2个20pin的扩展接口，给SF-EP1C加了个子板。夏普的一款3.5寸320*240的真彩屏，驱动电路在子板上。SF-EP1C上的FPGA读取SD卡中图片，循环显示10幅图片。原始10幅图片：子板显示：
发表于 2010/7/1 11:07:29
阅读（2304）
《基于FPGA的快速系统原型开发》CH3.2.2译
在抽空翻译第三章的同时，特权同学也陆陆续续的细读到了这本书的第14章。体味最深的两个字叫“精彩”，感觉最想说的四个字叫“相见恨晚”。书中所阐释出来作者的点滴经验之谈都有些似曾相识，要是能够再早一些看到这些，也许可以再少走很多弯路。但
发表于 2010/7/1 10:53:14
阅读（2353）
