特权同学

有热心的网友发站内信询问特权同学的新书《深入浅出玩转FPGA》的相关事宜，这里特权同学再次表示感谢，也借博客再告诉一下大家具体的购买链接：http://item.taobao.com/item.htm?id=5992982569

南非世界杯开赛这些天以来，始终伴随着每一场比赛并且嗡嗡作响、一刻也不停歇的“南非”喇叭不能不给任何一个看球者留下深刻的印象。甚至于我们听得都有些厌烦了，更不用提在场的那些裁判、球员、球迷们自身又是什么感受，但，也许他们真的是在享受足球带来的

前两天从北航编辑那得知《深入浅出玩转FPGA》一书已经在工厂印刷中了，初步预定是能够在端午节前后和广大网友见面的。特权同学最近也在思考，有很多感激，其实要非常感谢ednchina的网友们的支持和厚爱，你们是我们这些草根作者不断更新博客的源动力，让我们不再吝惜自己

特权同学的《SDRAM时钟相移估算》针对SDRAM的相移设置做了一些介绍，也列举了一个活生生的例子进行讲解。很多朋友在实际应用中即便对SDRAM的时序模型熟悉了，当可能仍然不知道在TimeQuest这个工具上如何进行时序约束和分析，尤其对于这个SDRAM专用时钟的约束分析

过去从来没有思考过这样的问题，也从没有想过要强加给自己一个写计划和写总结（书面化）的任务。虽然好像自己曾经有一段时间喜欢拿张白纸把当天或近期的工作事项罗列一下，然后每完成一个就勾选一下；喜欢写博文也算是一种总结，对项目的总结，实际上是对设计本身的一个

早期在写代码的时候，常常过分的追求速度和资源，却往往无法顾及到代码的稳定和可靠（即所谓的健壮性）。先拿下面这个简单的计数器代码说事。reg[9:0]x_cnt;//x坐标计数器always@(posedgeclkornegedgerst_n)if(!rst_n)x_cnt<=10d0;&nb

接着上次AV图像显示，当时的现象是图像时不时的错位显示（视觉上就是瞬间错位的显示闪烁）。让特权同学很是纳闷了两天有余，顺着整个数据流的方向从输入的芯片时钟VCLK找起，到内部的帧解码，再到跨时钟交换数据的FIFO，最后怀疑SDRAM的读写时序方面。并且不断的重新查

这个视频采集的项目FPGA原型设计上还真是难不倒我，只不过硬件管脚分配上的粗心大意让我吃尽了苦头。掐指算算从5.1加班时拿到PCB，到今天也不到两周，已经排除基本故障，把AV视频信号像模像样的显示在了液晶屏上，只不过还有一些美中不足的BUG还需要下一阶段花上未知个

前期工作可以说做得蛮充分的，毕竟不是一个太具有挑战性的项目，一些简单的逻辑粘合、译码控制甚至液晶的时序实现以及一些数据流的控制都不算太有难度。写这篇文章只是为整个项目日志系列博文做个完美的终结。再加上板级调试本身肯定会遇到很多意想不到的这样那样的问题

开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MCU端发送开显示指令后才会将背光使能拉高（开启）。遇到的问题是这样，一上电原本背