特权同学

Nexys3学习手记3:硬件外设走马观花

Nexys3学习手记3:硬件外设走马观花解读原理图拿到一块新的电路板,通常我们会很迫不及待先跑个测试Demo看看效果,但请相信这是“菜鸟”的特征。咱们已经不再年轻了,也没有必要再“鲁莽”的折腾

Nexys3学习手记2:建立自己的开发环境

Nexys3学习手记2:建立自己的开发环境接过Nexys3时,本以为能够提供一张资料光盘,结果大失所望,除了静电袋里一块精致的电路板,就只有一条用于供电和下载的USB连接线和两张活页。好在这两张活页指明了基本的资料索取

Nexys3学习手记1:写在前面的话

Nexys3学习手记1:写在前面的话偶然的机会,结识了xilinx的几位大牛,便毫不客气的从他们的手中接过了基于Spartan-6的由Digilent公司研发的Nexys3开发板(如图1所示)。记得很久很久以前初识FPGA的时候那是一块Spartan

四通道波形动态演示效果

AET好像不支持youku直接插入啊只能给个链接了,免得被称为标题党http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html

高速绘图显示,还是FPGA给力

示波器的效果,曾经以为难于上青天,殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果,随后送上4通道独立或叠加的波形效果。感兴趣的朋友不妨去看看他的详细参

软硬协同,各司其职

软硬协同,各司其职最近在搜寻一些视频压缩方面的方案,注意到了一些早已不是秘密的秘密。对于一个嵌入式应用,无论是简单的架构还是复杂庞大的系统,从一个FPGA设计者的角度放眼望去:那不过都是一堆逻辑而已。哈哈,

FPGA+CPU:并行处理大行其道

FPGA+CPU:并行处理大行其道深亚微米时代,传统材料、结构乃至工艺都在趋于极限状态,摩尔定律也已有些捉襟见肘。而步入深亚纳米时代,晶体管的尺寸就将接近单个原子,无法再往下缩减。传统ASIC和ASSP设计不可避免地遭遇了诸

Keil存储空间自定义分配

Keil存储空间自定义分配看来Capital-Micro的软件支持包做得还不够到位啊,在51编程环境KeilC中使用AstroII器件光有个CapitalMicroDevice系列却没有任何型号可映射。如图1所示。图1

《爱上FPGA开发——特权和你一起学NIOS II》新书预售优惠

《爱上FPGA开发——特权和你一起学NIOSII》新书预售优惠为答谢广大网友的支持和厚爱,特权同学决定做一些新书预售以及套件优惠的活动。先到先得,数量有限,望大家抓住机会。优惠1:

源同步信号跨时钟域采集的两种方法

源同步信号跨时钟域采集的两种方法对于数据采集接收的一方而言,所谓源同步信号,即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中,常常需要产生一些源同步接口信号传输给外设芯片,这对FPGA内部产生时

非直接RAM地址映射转换思路

非直接RAM地址映射转换思路通常情况下,如果是320*240(X*Y)分辨率的图像,使用128K(17bit地址可寻址)的RAM做地址映射,分别取X寻址对应128K的低9bit(可使用地址为0-511)、Y寻址对应128K的高8bit(可使用地址为0-

年轻正当时

年轻正当时(——为亲爱的CrazyBingo同学的《从零开始走进FPGAV2.0.pdf》山寨一个序)这本所谓的书,恐怕不一定能够带还没入门的U杀进FPGA开发的大门,当然也肯定不能达到进阶的目的。但是,姑且应了bingo老

AstroII架构与开发概述

AstroII架构与开发概述话说我们都是FPGAFans,并且我们也都是爱国者,所以京微雅格的出现让我们带着几分质疑或是更确切的说是好奇来探寻这个好像还不太为人所知的名为Astro/AstroII的家伙。这俩兄弟实际上不仅长相没啥

手工作业

手工作业Cyclone4的第一次作业,MCU和逻辑个个移植的都算顺利,偏偏EPCS4无法写入JIC,折腾老久了,缺氧老弟支持也算到位,但今天总算把问题查个水落石出了。那个MSEL脚一定要按AS来接,不要听信JTAG模式优先级最高哪

Cortex-M0小试身手

问题1:代码量大于3500则LPC1114不运行。解决办法:使用K-Flash有此问题,使用FlashMagic则不存在此问题。问题2:使用TKStudio模板创建工程默认对生产下载的hex文件加密,若下载到目标器件中,则再次下载时会出现提示“没有发现目标板上的器件!请检查目标板
Baidu
map