时序分析基础与时钟约束实例（3）
时序分析基础与时钟约束实例（3）文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。接着，我们要来实际应用这些理论，看看实际工程中如何对这些错综复杂的关系进行分析和处理。如图所示
发表于 2013/7/16 6:59:14
阅读（5245）
时序分析基础与时钟约束实例（2）
时序分析基础与时钟约束实例（2）文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。对于FPGA内部而言，通常我们把它的时序路径分为三类基本的约束路径，即：●输入信号pin2reg●内部信号reg2reg●&nb
发表于 2013/7/15 7:05:00
阅读（3218）
时序分析基础与时钟约束实例（1）
时序分析基础与时钟约束实例（1）文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。何谓静态时序分析（STA，StaticTimingAnalysis）？首先，设计者应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块PCB板，FPGA的逻辑阵
发表于 2013/7/13 9:42:25
阅读（3788）
【嵌入式】VGA接口时序约束-下
VGA接口时序约束-下SF-VGA模块购买地址：http://myfpga.taobao.com/如此这般约束之后，我们可以重新编译一下系统，然后看看约束结果，我们拿到一条setup时间的分析报告。如图所示，数据路径的分析没有啥问题，我
发表于 2013/5/31 17:31:45
阅读（3159）
【嵌入式】VGA接口时序约束-中
VGA接口时序约束-中SF-VGA模块购买地址：http://myfpga.taobao.com/好，有了这些信息，我们可以分析一下这个接口的时序要求，然后对其进行约束。这个输出的信号，其实是很典型的源同步接口，它的时钟和数据都是
发表于 2013/5/30 6:58:46
阅读（4020）
【嵌入式】VGA接口时序约束-上
VGA接口时序约束-上SF-VGA模块购买地址：http://myfpga.taobao.com/SF-VGA模块板载VGA显示器DA转换驱动芯片AVD7123，FPGA通过OUPLLN连接器驱动ADV7123芯片产生供给VGA显示器的色彩以及同步信号。SF-CY3核心模块
发表于 2013/5/29 19:56:31
阅读（12490）
【嵌入式】CMOS Sensor接口时序约束
CMOSSensor接口时序约束详细的文档请参考：http://group.chinaaet.com/273/72983SF-CY3/SF-SENSOR/SF-LCD开发套件：http://myfpga.taobao.com/FPGA工程的功能框图如图所示。上电初始，FPGA需要通过IIC接口协议对摄像头模块进行寄存器初始化配置。这个
发表于 2013/4/21 19:39:55
阅读（5479）
【再说FPGA】基于In-System Memory Content Editor的LCD实时显示字符更改
基于In-SystemMemoryContentEditor的LCD实时显示字符更改本文来自《SF-CY3FPGA套件开发指南Ver3.00》7.5节的工程实例设计文档最新的文档下载请到以下链接查看：http://group.chinaaet.com/273/72983QuartusII中
发表于 2013/3/31 21:10:20
阅读（6835）
【再说FPGA】基于ARP请求和应答的TSE-MAC功能性验证
基于ARP请求和应答的TSE-MAC功能性验证Qsys中集成了以太网MAC的IP核（姑且称它TSE-MAC），正所谓TSE（TripleSpeedEthernet），可以配置工作在10/100/1000Mbit的工作模式下。本文就要来试试它的功能性，自己动手
发表于 2013/3/9 14:55:44
阅读（4877）
【再说FPGA】TSE的loopback功能设置和调试
TSE的loopback功能设置和调试所谓loopback，便是TSE的收发形成一个闭环，通常是在初步调试验证MAC的基本功能时使用。TSE的这个loopback功能的开启可有两道“门槛”，一个不能少，不仅软件编程开启，而且硬件也有“玄机”，一不留意恐怕你死活也搞不定它。尤其是当
发表于 2013/3/4 21:43:28
阅读（33524）
【再说FPGA】All Programmable时代来临
AllProgrammable时代来临什么叫做AllProgrammable？怎么，你也不知道啊，哈哈，特权同学也通俗一回，套用一句流行词“你OUT了”。可不是，你看人家Xilinx未雨绸缪的都推出ZYNQ了，咱还在一个if一个case的玩逻辑
发表于 2013/3/2 17:37:24
阅读（3074）
【再说FPGA】TSE-MAC的FIFO工作机制
TSE-MAC的FIFO工作机制最近在这条Altera三速以太网（TSE）的MAC，目前基本能够从这个挂在MAC上的Avalon-ST总线上收发PC的IP包了。MAC是个试用版的IP核，内部框图如下。它通过MII/GMII/RGMII和FPGA外部的PHY交换数据。内部做了一些MAC该做的事，然后通过两个FIFO分
发表于 2013/2/28 21:42:13
阅读（12414）
【再说FPGA】基于In-System Sources and Probes Editor的AD采集
基于In-SystemSourcesandProbesEditor的AD采集1概述该实例用FPGA的内部逻辑设计一个实时AD采样控制功能，该模块一方面不断的通过SPI接口采集AD芯片TLC549的模拟电压值，另一方面我们例化一个In-SystemSourcesand
发表于 2013/2/11 14:21:43
阅读（3583）
跳出惯性思维
跳出惯性思维“一公斤棉花和一公斤铁，哪个重？”想必很多人都曾天真的脱口而出“当然是铁重啦”。“穷人戴钻石，人家以为是玻璃；富人戴
发表于 2012/10/29 21:46:20
阅读（2430）
GIO内部下拉带来的问题
GIO内部下拉带来的问题问题和测试在某产品中，一颗CMOSsensor的复位信号CMOS_RST和休眠信号CMOS_STB分别使用了1.5K电阻上拉，并且也分别连接到了CPU（TI的DM355）的两个GPIO上。由于发现了sensor的CMOS_RST和CMOS_STB
发表于 2012/10/22 19:58:26
阅读（2539）
