AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
特权同学
HDL代码书写规范
HDL代码书写规范虽然没有“国际标准”级别的Verilog或VHDL代码书写规范可供参考,但是相信每一个稍微规范点的做FPGA/CPLD设计的公司都会为自己的团队制定一套供参考的代码书写规范。毕竟一个团队中,大家的
HDL代码规范
发表于 2012/8/14 20:11:48
阅读(2328)
«
1
»
作者
特权同学
关注
文章:716 篇
阅读:2774977 次
所有分类
FPGA设计感悟(382)
项目日志(28)
传输控制(23)
Altera_TimeQuest(23)
资源共享(20)
NIOS2(20)
产品应用文档(20)
FPGA设计感悟(17)
MCU of 51(15)
国产FPGA(13)
杂文(12)
芯片手记(12)
电路设计(10)
VGA数码相框DIY(9)
PCB of Altium Designer (9)
LPC2103 -ing(8)
SOPC(8)
Nexys3(8)
uC/OS-II(7)
Rapid System Prototyping with FPGAs(7)
WritingTestbench (7)
ISE_Timing Analysis(5)
读书笔记(5)
TSE(4)
书中之书《圣经》(4)
逻辑分析仪DIY(3)
DSPs(3)
Virtual JTAG(3)
代码移植(2)
DSP Builder(1)
默认(28)
所有标签
FPGA
FPGA以太网
以太网FPGA
FPGA特权同学
Nexys3
ucos
BJ-EPMVHDL
VHDLBJ-EPM
TSEMAC以太网
失控
阅读排行
特权和你一起学NIOS2 第五章 实战演练之
不可无视异步清除信号
榨干FPGA片上存储资源
国产FPGA试用手记一
篮球计时记分系统
基于FPGA的跨时钟域信号处理 ——借助存储
51手记之寄存器&寻址篇
源同步信号跨时钟域采集的两种方法
Xapp199学习笔记
字模软件 下载
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map