【嵌入式】VGA接口时序约束-下
VGA接口时序约束-下SF-VGA模块购买地址：http://myfpga.taobao.com/如此这般约束之后，我们可以重新编译一下系统，然后看看约束结果，我们拿到一条setup时间的分析报告。如图所示，数据路径的分析没有啥问题，我
发表于 2013/5/31 17:31:45
阅读（3154）
【嵌入式】VGA接口时序约束-中
VGA接口时序约束-中SF-VGA模块购买地址：http://myfpga.taobao.com/好，有了这些信息，我们可以分析一下这个接口的时序要求，然后对其进行约束。这个输出的信号，其实是很典型的源同步接口，它的时钟和数据都是
发表于 2013/5/30 6:58:46
阅读（4019）
【再说FPGA】基于In-System Sources and Probes Editor的AD采集
基于In-SystemSourcesandProbesEditor的AD采集1概述该实例用FPGA的内部逻辑设计一个实时AD采样控制功能，该模块一方面不断的通过SPI接口采集AD芯片TLC549的模拟电压值，另一方面我们例化一个In-SystemSourcesand
发表于 2013/2/11 14:21:43
阅读（3580）
