勇敢的芯伴你玩转Altera FPGA连载35：Verilog代码风格概述

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1i5LMUUD

所谓的设计习惯和代码风格，主要是指工程师用于实现具体逻辑电路的代码书写方式。换句话说，通常对于一样的逻辑电路，可以有多种不同的代码书写方式来实现，不同的工程师一般也会根据自己的喜好和习惯写出不同的代码，这也就是所谓的设计习惯和代码风格。

对于一些复杂的FPGA开发，工程师的设计习惯和代码风格将会在很大程度上影响器件的时序性能、逻辑资源的利用率以及系统的可靠性。有人可能会说，今天的EDA综合工具已经做得非常强大了，能够在很大程度上保证HDL代码所实现逻辑电路的速度和面积的最优化。但是要提醒大家注意的是，人工智能永远无法完全识破人类的意图，当然了，综合工具通常也无法知晓设计者真正的意图。要想让综合工具明白设计者的用心良苦，也只有一个办法，便是要求设计者写出的HDL代码尽可能最优化。那么，我们又回到了老议题上——设计者的代码风格。而到底如何书写HDL代码才算是最优化，什么样的代码才称得上是好的代码风格呢？对于玲琅满目的FPGA厂商和FPGA器件，既有大家都拍手叫好的设计原则和代码风格，也有需要根据具体器件和具体应用随机应变的漂亮的代码风格。一些基本的设计原则是所有器件都应该遵循的，当然了，设计者若是能够对所使用器件的底层资源情况了如指掌，并在编写代码过程中结合器件结构才有可能设计出最优化的代码风格。

这里我们将和大家一起探讨在绝大多数FPGA设计中必定会而且可能是非常频繁的涉及到的逻辑电路的设计原则、思想或代码书写方式。