特权同学

FPGA入门：0和1——精彩世界由此开始本文节选自特权同学的图书《FPGA/CPLD边练边学——快速入门Verilog/VHDL》书中代码请访问网盘：http://pan.baidu.com/s/1bndF0bt在今天这个科技发展日新月异的时代，互联网的推波助

基于JTAG和FlashProgrammer的NIOSII工程代码固化烧录5.10.1概述QuartusII硬件工程会产生一个.sof的下载文件，通常用于JTAG在线下载调试。如果把这个文件转化为.pof文件可通过AS接口对FPGA的配置芯片（通常是一片

淘宝率先开卖：http://item.taobao.com/item.htm?spm=a1z10.5.w4002-6129022074.19.8sVVMx&id=37912160627

以太网，FPGA就一定能搞定之TCP客户端模式传输实例--上以太网，FPGA就一定能搞定系列之UDP传输实例本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址：http://pan.baidu.com/s/1em79m1概述本实例的硬件系统和前面的实例一样，

以太网，FPGA就一定能搞定系列之芯片基本通信本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址：http://pan.baidu.com/s/1em79m1概述

时序分析基础与时钟约束实例（1）文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。何谓静态时序分析（STA，StaticTimingAnalysis）？首先，设计者应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块PCB板，FPGA的逻辑阵

基于In-SystemMemoryContentEditor的LCD实时显示字符更改本文来自《SF-CY3FPGA套件开发指南Ver3.00》7.5节的工程实例设计文档最新的文档下载请到以下链接查看：http://group.chinaaet.com/273/72983QuartusII中

8位无符号数乘法运算HDL设计实例原理分析加减乘除是运算的基础，也是我们在小学课堂里的重点必修课。乘除运算虽然对于我们今天来说还是小菜一碟，让计算机做起来也是九牛一毛不足挂齿，但是要真探究一下计算机是如何完

首先,很感谢riple兄给大家推荐了《RapidSystemPrototypingwithFPGAs》这本相当不错的书，尽管目前没有中文版面世，但是并不妨碍我们这些FPGA开发菜鸟对其产生浓厚的兴趣。感谢riple兄翻译了第四章的内容（http://blog.chinaaet.com/detail/3938.html），这两天我也只是

1.好的注释可以改善代码可维护性。注释的主要目的就是为了显著改善代码的可维护性。2.过时或错误的注释带来了（代码查看者）思维的混乱，这远比没有注释更糟糕。代码注释时一个最

呵呵，标题有点怪！不过要做个IT牛人达到这个境界那是必须的。我算不上牛人，但是我在努力。手上即将收尾一个小项目，又长了一点见识和经验，也发现最近忙的BLOG也无暇光顾，今晚心情不错，也上来总结总结最近的一点收获。做了一个