【赛灵思FPGA】DSP in FPGA：FIR滤波器FPGA实现结构——方法比较
在DSPinFPGA:FIR滤波器设计（二）、（三）、（四）中分别讲解了直接型、转置型和脉动型结构FIR滤波器的实现方法，这三种结构是FPGA实现中比较常用的方法，以下对这三种结构做一个比较：
发表于 2012/11/13 17:52:26
阅读（1966）
【赛灵思FPGA】DSP in FPGA：FIR滤波器FPGA实现结构——脉动型
这节主要讲解脉动型(Systolic)FIR滤波器设计。脉动型FIR滤波器是对直接型的升级，在每个操作后都加入流水线级，每个动作都打一拍，就跟心脏跳动一样，因此称为脉动型
发表于 2012/11/12 10:25:35
阅读（2755）
【赛灵思FPGA】DSP in FPGA：FIR滤波器FPGA实现结构——转置型
这一节主要讲解一下转置型FIR滤波器实现。FIR滤波器的单位冲激响应h(n)可以表示为如下式：对应转置型结构的FIR滤
发表于 2012/11/8 10:43:05
阅读（3279）
【赛灵思FPGA】DSP in FPGA：FIR滤波器FPGA实现结构——直接型
FIR滤波器根据输入数据速率的不同可分为串行结构、半并行结构和全并行结构。串行结构的FIR滤波器是将并行数据串行输入，所需的DSP资源较少，但是数据吞吐率较低；而全并行结构的FIR滤波器数据是并行输入，滤波系数的个
发表于 2012/11/1 13:43:29
阅读（4511）
【赛灵思FPGA】DSP in FPGA：FIR滤波器基本理论
FIR滤波器广泛应用于数字信号处理中，主要功能就是将不感兴趣的信号滤除，留下有用信号。FIR滤波器是全零点结构，系统永远稳定；并且具有线性相位的特征，在有效频率范围内所有信号相位上不失真。在无线通信收发机中的
发表于 2012/10/30 17:51:08
阅读（2561）
【赛灵思FPGA】DSP in FPGA：开方运算
专题五：开方运算开方运算虽然不像加法、乘法那么常用，但是也有其用武之地。在去年的一个项目中，笔者负责的模块中就使用了开方运算，开始时使用的是Altera的IPCore，验证模块使用没有问题；但是因为平台转换，需要转换到Xilinx的平台，许多IPCore也需要转移，最后干脆
发表于 2012/10/26 13:03:34
阅读（3128）
【赛灵思FPGA】DSP in FPGA:除法器
专题四：除法器除法运算也是数字信号处理中经常需要使用的。在FPGA设计中，通常为了简化算法，通常将除法近似为对数据进行移位操作即除数是2的整数次幂，因为在FPGA中进行移位很容易，比如右移2位相当于除4；但是在某
发表于 2012/10/22 9:46:52
阅读（5007）
【赛灵思FPGA】【原创】DSP in FPGA ： 乘法器（二）
专题三：乘法器(二)在乘法器(一)中介绍了采用逻辑实现乘法器的方法，但是在一般情况下，建议使用FPGA中的DSP硬核资源，在项目初期，DSP硬核资源的多少可以作为FPGA芯片选型的标准之一。下面首先看一下DSP硬核资源的使
发表于 2012/9/19 8:54:23
阅读（4703）
DSP in FPGA ： 乘法器（一）
专题三：乘法器（一）乘法运算在数字信号处理中也是比较常用，如常系数FIR中需要输入数据与FIR系数进行乘法运算。在FPGA实现乘法时可选择采用逻辑实现，也可使用硬资源，如XilinxFPGA中的DSP48。相比于逻辑实现的乘法
发表于 2012/8/30 10:45:03
阅读（9469）
DSP in FPGA ： 加法器
专题二：加法器加法运算在FPGA设计中经常使用，其中常用的加法器有全加器和半加器，一个基本的N位二进制加法可由N个全加器构成，每个加法器的表达式如下：&nbs
发表于 2012/8/30 10:36:00
阅读（3144）
DSP in FPGA：数字表示
随着FPGA的发展，其中包含的DSP资源原来越丰富，并且伴随着其结构的优化，在FPGA中实现各种复杂的数字信号处理算法显得游刃有余，很多系统设计从之前的CPU+DSP+FPGA架构慢慢地向单片FPGA转变，并且已经有了实际应用，如Xilinx的Zynq、Altera的SocFPGA。决定系统全面地整
发表于 2012/4/2 0:25:11
阅读（13062）
